基于FPGA的GPS+GSM双重车载定位系统设计
加入技术交流群
2．1 GPS和GSM模块
对于GPS模块，采用Zarlink公司的GP2015，它的主要任务是对接收到的GPS信号进行外差式下变频，内部包括一个片内频率合成器、三级混频器、自动增益控制电路及量化器。在其内部使用锁相环频率合成器合成本地参考信号，然后和接收信号进行混频。在该系统设计中，射频前端GP2015需要两个外部时钟，一个是10 MHz的基准频率，另一个是其内部A／D的采样时钟，频率为5．714 MHz；在GPS接收机的设计中，射频前端与基带处理模块的时钟相位保持一致或相位误差比较小时，有助于提高接收机的定位精度。考虑到这一点，在本设计中FPGA和射频前端共用一个时钟源，给FPGA提供一个40 MHz的基准频率，FPGA经过内部的锁相环提供10 MHz和5．714 MHz的时钟信号给射频前端，保证了前端和基带处理时钟的同源。在GP2015内部还集成了一个两位A／D转换器，模拟中频输入为4．309 MHz，输出两位的数字中频信号，频率为1．405 MHz。GSM模块采用Siemens公司的TC35，该型号的GSM模块工作在EGSM 900 MHz和GSM1 800 MHz频率波段，提供话音和数据传输的无线连接，使用40引脚的零插力连接器作为控制数据、话音信号和电源线的应用接口。其串口通信波特率在300 b／s～115 Kb／s之间可选，也可以在1 200 b／s～115 Kb／s之间的8种波特率间自动适配。
2．2 创建QuartusⅡ工程
创建项目工程名为GPS，芯片选型为EP2C20F484C7，并创建一个原理图文件GPS．bdf。
2．3 启动SoPC Builder并配置硬件系统
将生成的NiosⅡ标准型CPU应用到系统中，debug level位设为1，系统复位映射到FLASH中，地址为0X0；异常映射到SRAM中，地址为0X-20．然后添加自己定制的LCD控制模块LCD_interface．v到NiosⅡ系统中。选择RS 232串口作为系统与GPS接收模块的接口，在系统构架中添加UAWT组件，命名为GPS_UART，波特率设为9 600 b／s．并选择DMA数据传输控制项。在组件中选择valonCornponenst／others／Interval Timer，在弹出的对话框中配置Initial Period项为1 ms，数据位宽为32。SDRAM作为存储介质保存数据，data width设为16，address width中row为12，column为8。添加SRAM模块用来存储程序，memory sizes为4 MB，添加CFI-Flash模块，用来存储图像及系统配置信息，在SoPC Builder左侧的组件栏中选择Avalon Components／Flash Memory，双击组件，选择address width为22，data width为8；还需要添加EPCS Controller，具体方法是：选择SoPC Builder左侧组件栏中的Avalon Components／Memory／EPCS Serial Flash Controller，单击Finish，完成组件添加。
添加Flash Controller模块，用来控制FLASH工作。由于FLASH的数据总线是三态的，所以NiosⅡCPU在与FLASH进行连接时需要添加Ava-lon总线三态桥控制模块Tri_state_bridge，用来连接FLASH模块；添加自己定制的GPS控制模块。最后添加系统ID模块。配置完成后选择Sy-stem Generation标签，单击Generate按钮，启动系统生成。
2．4 创建QuartusⅡ顶层模块并集成NiosⅡ硬件系统
在GPS．bdf中添加生成的NiosⅡ系统，配置外围接口电路，生成完整的硬件系统构架。如图2所示。本文引用地址：https://www.eepw.com.cn/article/191177.htm
选择Start Analysis＆Synthesis开始分析和综合，完成后进行引脚分配，检查无误后执行Start Assembier，对输入设计进行汇编；将汇编好的编程配置文件GPS．sof通过JTAG方式下载到定位终端目标板上，即可完成硬件的所有综合设计。
评论