基于FPGA的FFT算法优化及其在磁共振谱仪中的应用

旋转因子WN的二进制表示可看作是若干项2次幂数相加组合而成的数，那么一个数与WN相乘即可通过在移位操作的基础上执行相应的加法操作来实现。根据正弦函数与余弦函数的对称性，第5阶与第6阶与相乘所占用的乘法器完全可以省略。

如式(11)所示，在WN的二进制序列中，在不引入噪声的基础上把N个移位寄存器和N-1个加法器的运算用2个移位寄存器和1个减法器来实现。这样不仅可以大大减少硬件资源的消耗，最大的优点是不消耗RAM和乘法器资源，因此速度很快。

2．3 FPGA逻辑资源与性能分析

该设计中的64点并行FFT模块通过在不同系列芯片综合仿真后，系统时钟最高可达285 MHz，完全满足设计要求。所占用的FPGA逻辑资源和性能与Xilinx FFT IPcore比较如表1所示。

Xilinx公司的ISE集成开发环境可以提供成熟的FFT IP核，但是由于占用大量的DSP Slices，可移植性很差，但该设计中由于没有用到DSP Slices，可移植性很强。图7为64点并行FFT模块的时序图，图中运算器的数据处理时间为1个时钟周期，数据处理的延时Tlatency为37个时钟周期，使得整个运算器的数据处理吞吐率高达656 Gb／s，而数据延时时间仅为0．129 μs，与Xilinx公司和Altera公司已经成熟的FFT处理器相比时延大大减少，提高了FFT处理器实时处理性能。

3 结语

该设计通过对64点并行FFT进行改进，大大提高了信号处理的实时性，所占用的FPGA逻辑资源和有限字长效应引起的噪声也得到了优化，可移植性大大增强。该设计已经完成了硬件电路的设计与调试，结果证明通过双通道频谱图对由于增益与相位不平衡产生的镜像峰进行调节，可大大提高谱仪信号检测的准确性，也使谱仪的应用更加方便。