基于nRF24L01和Actel FPGA的智能探测系统设计

　　2.2 Core 80515架构

　　Core 8051S是Actel公司推出的基于APB3总线的8051lP核，兼容8051的全部指令，同时又具备许多51单片机所没有的独特功能：

　　（1）具有可配置的JTAG接口调试功能，可利用Flash_Pro下载器作为其调试工具；优化指令执行速度，内部设置流水线，可实现单个时钟周期执行一条指令，且是普通51单片机的12倍。

　　（2）采用APB3外设总线结构和SER寄存器内存映射方式管理外设，将外部扩展的64 KB数据空间中的最高4 KB作为APB3外设的寄存器内存映射地址，每个APB3外设占据256 B的地址，因此最多可添加16个外设。

　　（3）使用CoreConsole软件以图形化界面的方式添加Core8051S以及其他外设，既直观又方便。

　　图3是以CoreConsole开发的、基于Core805lS和APB3总线的50PC系统的典型架构。该软件的开发流程与Altera公司基于NIOS Ⅱ处理器的soPc开发流程类似，同时又具有其独特优势：在系统不复杂、控制部分远多于计算处理时，使用Core805⊥s可灵活迅速地进行开发，通过安装ISA—Actel5 1为Keil提供调试驱动可直接使用Keil编写代码并进行在线程序调试，而优化后的指令执行速度可满足大部分应用的要求。

图3 CoreConsole下基于Core8051S的开发实例

　　本系统设计步骤：

　　（1）利用CoreConsole以图形化方式设计片上系统所需的总线及外设，包括SPI、PWM、GP10、UART等模块；配置各模块与APB3总线之间的连接关系，正确分配外设地址；然后生成．Ⅴ文件导人Actel集成开发环境Libero。

　　（2）使用Libero的Flash Memory System Builder将Fu_S10n内部的Flash模块配置为Core8051S的外部程序空问。如果有必要还可以将Fusi。n StartKit开发板上的SRAM作为Core8051S的外部数据空间使用。

　　（3）将工程编译综合后下载到开发板上，通过Keil编写程序并进行调试。