基于FPGA的移动通信中卷积码编码器设计 作者： 时间：2012-06-18 来源：网络 加入技术交流群 扫码加入和技术大咖面对面交流海量资料库查询 收藏 <a href='https://ad.eepw.com.cn/www/delivery/ck.php?n=a635e61e&cb=INSERT_RANDOM_NUMBER_HERE' target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=88&cb=INSERT_RANDOM_NUMBER_HERE&n=a635e61e' border='0' alt='' /></a> <a href='https://ad.eepw.com.cn/www/delivery/ck.php?n=a576c0a2&cb=INSERT_RANDOM_NUMBER_HERE' target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=87&cb=INSERT_RANDOM_NUMBER_HERE&n=a576c0a2' border='0' alt='' /></a> 2．2 卷积编码的实现代码 定义输入、输出端口：卷积码的实现电路可由一个8级移位寄存器和2个8级异或门“XOR8”组成。本文引用地址：https://www.eepw.com.cn/article/154639.htm 上一页 1 2 3 4 下一页
加入技术交流群
评论