基于ARM-WinCE平台的时钟同步设计

得到了从时钟与主时钟之间的时间偏移值，就可以采用适当的调节算法来调节从时钟，最终使得从时钟与主时钟同步。从时钟并不是每个同步周期都需要进行时间同步，而是根据从时钟与主时钟之间的时间偏移值等时间信息来决定是否需要进行时间同步。当主从时钟之间建立起稳定的同步关系后，从时钟还需周期性地监听来自主时钟发布的Sync报文，一旦出现主从时钟之间不处于时间同步的状态，就重新进行上述的时间同步过程，直到重新达到主从时钟之间的时间同步。
IEEE1588协议的运行是由时间戳驱动的，时钟同步精度主要归结为时间戳的定时精度。IEEE1588使用UDP协议发送网络同步报文，基于UDP协议传输的过程都是在TCP／IP协议模型下进行数据包的逐层封装和传递的。要使时钟获得的报文发送时间和报文接收时间相对精确、稳定，且把发送延迟和接收延迟不相等这种因素对计算传播延迟产生的影响减小到最低，最好的解决办法就是在TCP／IP协议栈的底层即物理层对同步报文标记时间戳，标记时间戳的操作越接近物理层，计算得到的主从时钟的时间偏移量和传播线路延迟就越准确。要实现这一目的就必须加入专门的硬件设备。美国国家半导体公司(National Semiconductor)推出的DP83640芯片就是一款集成IEEE1588精确时钟协议硬件支持功能的以太网收发器。芯片内置高精度IEEE1588时钟，并具有由硬件执行的时间戳标记功能，可为接收及发送信息包加入时间标记。采用DP83640的同步系统，可获得纳秒级的同步精度。

2 硬件设计
由于IEEE1588协议运行于以太网，在基于ARM的嵌入式系统上采用DP83640芯片移植IEEE1588协议的硬件基确是为系统增加以太网接口电路。以太网接口电路主要由媒体访问控制(Medium Access Control，MAC)器和物理层(Physical Layer，PHY)收发器两部分构成。MAC控制器芯片实现OSI模型数据链路层的功能，提供寻址机构、数据帧的构建、数据差错检查、传送控制、向网络层提供标准的数据接口等功能。PHY芯片实现OSI模型物理层的功能，定义了数据传送与接收所需要的电与光信号、线路状态、时钟基准、数据编码和电路等，并向数据链路层设备提供标准接口。ARM处理器、MAC芯片与PHY芯片三者之间的关系是MAC芯片向上通过其处理器接口(Processor Interface)与ARM处理器的高级外设总线(APB)连接，向下通过其媒体独立接口(Media Independent Interface，MII)接口与PHY芯片连接。最终，PHY芯片与RJ45接口连接。
本文使用SAMSUNG公司的S3C2440A型ARM处理器，其内部设有集成MAC控制器，而DP83640芯片只是PHY收发器，因此二者之间还需要增加MAC芯片。由于目前常用的以太网控制器都集成了MAC控制器和PHY收发器，这里选用DAVICOM公司的DM9000以太网芯片，其特点是：具有MII接口可以和片外PHY芯片连接；寄存器操作简单有效；成本低廉。
实现S3C2440A与DM9000连接，必须对两者间的数据、地址、控制三大总线进行连接和转换，其连接关系如图2所示。