新闻中心

EEPW首页 > 嵌入式系统 > 业界动态 > Wide I/O 2标准出炉 移动存储器接口再革新

Wide I/O 2标准出炉 移动存储器接口再革新

作者:时间:2014-09-12来源:新电子收藏
编者按:  第二代WideI/O标准终于千呼万唤始出来。

  第二代WideI/O(WideI/O2)标准千呼万唤始出来。联合电子装置工程协会(JEDEC)辖下的固态技术协会(SolidStateTechnologyAssociation)日前正式发布WideI/O2标准--JESD229-2。相较于第一代规格,WideI/O2介面的传输速率将显着攀升,同时保留WideI/O矽穿孔(TSV)架构的垂直堆叠封装优势,有助打造兼具出色速度、容量与功率特性的行动记忆体,满足智慧型手机、平板电脑、掌上型游戏机等行动装置的需求。

本文引用地址:http://www.eepw.com.cn/article/262843.htm

  JEDEC低功耗记忆体JC-42.6小组委员会主席HungVuong指出,WideI/O2行动动态随机存取记忆体(DRAM)介面是一项突破性的技术,也是在2012年发布的WideI/O标准之延伸。

  事实上,除了WideI/O2介面之外,JEDEC在8月下旬亦发布第四代低功耗双倍资料率(LPDDR4)记忆体标准。Vuong进一步表示,随着这两项标准相继问世,JEDEC为开发者提供一系列的行动记忆体解决方案,从而实现最大的灵活性;水平架构的记忆体设计可选择LPDDR4标准,垂直架构则有WideI/O2介面支援;而无论是哪种解决方案,都能提供符合现今市场需求的记忆体效能。

  据了解,与第一代WideI/O规格相比,WideI/O2提供四倍的记忆体频宽(68GB/s),在1.1伏特(V)电压供应下,有更低的功耗、更好的每瓦频宽(Bandwidth/Watt)表现。从封装的角度来看,WideI/O2晶粒(Die)是以系统单晶片()形式堆叠,藉此最小化功耗以及占用空间(Footprint)。

  JEDEC指出,固有的垂直堆叠架构能允许WideI/O2介面在四分之一的I/O速度下,实现优于LPDDR4DRAM四倍的频宽。

  JEDEC董事会主席MianQuddus补充,行动装置的革新持续推动市场上对于新一代储存方案的需求,进一步刺激能以更小的外型,提供更高效率、低耗能的解决方案问世;他指出,JEDECJC-42.6小组委员会未来仍将致力于提供一系列行动记忆体的解决方案,期能确实切合产业界现今和未来的真正需求。

存储器相关文章:存储器原理




关键词: SoC 移动存储器

评论


相关推荐

技术专区

关闭