新闻中心

EEPW首页 > 模拟技术 > 设计应用 > 3D集成电路如何实现

3D集成电路如何实现

作者:时间:2013-09-22来源:网络收藏

早期IEEE院士Saraswat、Rief和Meindl预测,“芯片互连恐怕会使半导体工业的历史发展减速或者止步……”,首次提出应该探索电路的集成技术。

  2007年9月,半导体工业协会(SIA)宣称:“在未来大约10-15年内,缩小晶体管尺寸的能力将受到物理极限的限制”,因此集成的需求变得更加明显。全新的器件结构,比如碳纳米管、自旋电子或者分子开关等,在10-15年内还不能准备好。5新型组装方法,如集成技术再次被提了出来。

  存储器速度滞后问题是3D集成的另一个推动因素,众所周知,相对于处理器速度,存储器存取速度的发展较慢,导致处理器在等待存储器获取数据的过程中被拖延。在多核处理器中,这一问题更加严重,可能需要将存储器与处理器直接键合在一起。

  3D IC集成技术的拯救

  2005年2月,当《ICs Going Vertical》发表时,几乎没有读者认识到发生在3D IC集成中的技术进步,他们认为该技术只是叠层和引线键合,是一种后端封装技术。

  今天,3D集成被定义为一种系统级集成结构,在这一结构中,多层平面器件被堆叠起来,并经由穿透硅通孔(TSV)在Z方向连接起来(图1)。

  

3D集成电路如何实现

  为制造这样的叠层结构,已经开发了很多工艺,下面所列的正是其中的关键技术:

  ■ TSV制作:Z轴互连是穿透衬底(硅或者其他半导体材料)而且相互电隔离的连接,TSV的尺寸取决于在单层上需要的数据获取带宽;

  ■层减薄技术:初步应用需减薄到大约75~50μm,而在将来需减薄到约25~1μm;

  ■ 对准和键合技术:或者芯片与晶圆(D2W)之间,或者晶圆与晶圆(W2W)之间。

  通过插入TSV、减薄和键合,3D IC集成可以省去很大一部分封装和互连工艺。然而,目前还未完全明确,这些在整个制造工艺中需要集成在什么位置。似乎对于TSV工艺,可以在IC制造和减薄过程中,经由IDM或晶圆厂获得,而键合可以由IDM实现,也可以在封装操作中由外部的半导体组装和测试提供商(OSATS)实现,但这有可能在技术成熟时发生变化。

  在将来很有可能发生的是,3D IC集成技术会从IC制造与封装之间的发展路线发生交叠时开始。

  3D工艺选择

  TSV可以在IC制造过程中制作(先制作通孔,via first),也可以在IC制造完成之后制作(后制作通孔,via last)。在前一种情况下,前道互连(FEOL)型TSV是在IC布线工艺开始之前制作的,而后道互连(BEOL)型TSV则是在金属布线工艺过程中在IC制造厂中实现的。


上一页 1 2 下一页

关键词: 3D 集成电路

评论


相关推荐

技术专区

关闭