轻松驱动CoolSiC™ MOSFET：栅极驱动设计指南

由米勒电容引起的寄生导通效应，常被认为是当今碳化硅MOSFET应用的一大缺陷。为了避免这种效应，在硬开关变流器的栅极驱动设计中，通常采用负栅极电压关断。但是这对于CoolSiC™ MOSFET真的有必要吗？

引言

选择适当的栅极电压值是设计所有栅极驱动的关键。借助英飞凌的CoolSiC MOSFET技术，设计人员能够选择介于15-18 V之间的开通栅极电压，从而让开关拥有最佳的载流能力或抗短路能力。而栅极关断电压值只需要确保器件能够安全地关断。英飞凌建议设计人员将MOSFET分立器件的关断电压定为0 V，从而实现栅极驱动电路的简化。

为此，本文将介绍一种易于重现的方法来表征碳化硅MOSFET的敏感性，并报告利用CoolSiC^™ MOSFET分立器件获得的试验结果。

图1：米勒电容CGD在体二极管关断期间的影响。

寄生导通效应

栅极的电感和电容反馈可能导致半导体开关意外导通。但如果使用了碳化硅MOSFET，通常考虑的是由米勒电容引起的电容反馈。图1便解释了这种效应。下管开关S₂的体二极管续流负载电流I_L，直至上管开关S₁导通。当负载电流换向到S₁后，S₂的漏源极电压开始上升。在本阶段，不断上升的漏极电位可通过米勒电容C_GD拉高S₂的栅极电压。栅极关断电阻试图抵消并拉低电压。如果该电阻的电阻值不足以拉低电压，则电压可能超出阈值水平，从而导致上下管直通，增加开关损耗。

直通现象的风险和严重程度通常取决于特定的运行条件和测量硬件。最危险的运行条件是母线电压高、电压急剧上升和结温高。这些条件不仅导致栅极电压更大幅度地上升，还会降低阈值水平。在硬件方面，最主要的影响因素包括与C_GD平行的电路板寄生电容、与C_GS平行的外部电容、栅极关断电压以及栅极关断电阻。

图2：用于特性测试的硬件配置：上管开关S1作为“dv/dt发生器”，下管开关S₂作为受试器件。实验目的是找到能够避免寄生导通的S₂最大栅极关断电阻。

特性测试平台搭建和方法

设计人员经常研究特定半导体开关的栅极-电荷曲线，以了解其对寄生导通的敏感性。这种方式虽然足够简单直观（只需大致查看数据表即可），但并不能针对特定应用得出真正有用的结论。其一大缺点在于，栅极电荷在本质上是静态的，而寄生导通显然是动态效应。因此，必须开展专门的特性表征试验，以在实际应用条件下，评估1200 V/45 mΩ CoolSiC MOSFET在TO-247 3引脚和4引脚封装中的寄生导通特性。所有试验均在栅极关断电压为0 V的条件下开展。

半桥评估板的配置如图2所示。它本质上属于换向单元，其中下管开关为被测器件，而上管开关用作dv/dt发生器。当上管器件导通时，下管器件的漏源极电压不断上升，导致产生栅极电压d_vDS/dt；并且，栅极关断电阻越小，发生寄生导通的概率越低。本试验旨在为给定的测试用例找到临界栅极关断电阻值。这种所谓的临界栅极电阻是指，相比用0 Ω栅极电阻获得的基准波形，导致Q*rr增大10%的电阻值。10%的阈值足以使我们获得可靠的测量数据，但同时也足够小，在大多数应用中可忽略不计（参见图3）。

本文在不同温度、不同负载电流和不同电压斜率下开展试验。后者利用上管开关S₁的RG_on进行调整。

图3：在100°C下且R_Goff值不同时，1200 V/45 mΩ CoolSiC MOSFET的波形示例。相比基准波形（黑色，0 Ω），其它波形的Q*rr分别增大10%（橙色；12 Ω）和40%（红色；22 Ω）。

符号Q*rr表示以下三种电荷量之和：（1）体二极管的反向恢复电荷；（2）半导体器件、布局和无源器件的容性电荷，以及（3）由寄生导通产生的电荷。

特性测试结果结果

在零负载电流下进行测试意味着，被测器件的体二极管在开关动作之前没有正向偏压。未出现二极管恢复；瞬态动作仅仅是电容的充放电。在这种情况下，寄生电感中感应的电压作用不大。因此，TO-247和TO-247-4引脚封装的性能是相同的。

图4概述了在电压800 V、电流0 A的条件下获得的测量结果。很明显，为避免出现寄生导通，需要更小的R_Goff，d_vDS/dt越大，温度就越高。值得一提的是，即使在50 V/ns和175°C的条件下，0 V的栅极关断电压也足以防止寄生导通。如果无法选择足够小的R_Goff，则可以使用具有源米勒钳位功能的驱动（如1EDC30I12MH）。

在较高的负载电流条件下，出现了从S₂的体二极管到S₁的MOS沟道的硬换流。由于存在二极管反向恢复和感应电压，情况较为复杂。简言之，有三种效应发挥作用：

1. 体二极管恢复使平均dv_DS/dt变慢，缓解了寄生导通。

2. 换流回路电感和器件输出电容之间的振荡会局部增加dv_DS/dt，使情况更加严峻。

3. 假设采用标准TO-247封装，S₂的通用源极端子的负反馈导致栅极电压降低，增加了抗寄生导通的强度。

显然，上述效应的权重取决于实际的硬件配置。在使用应用于本文所述的所有试验的评估板时，175°C和0 A是最关键的条件。因此，图4突出显示的无寄生导通的区域也适用于40 A测量——无论是TO-247封装还是TO-247-4引脚封装。

图4：被测的1200 V/45 mΩ CoolSiC MOSFET临界栅极电阻值与d_vDS/dt的函数关系。测量结果是利用0 V的栅极关断电压在800 V和0 A下获得的。虚线表示计算的趋势线。

对高速开关应用的影响

如图3所示，由电容导通引起的直通电流和体二极管的反向恢复电流很难区分开来。这两种效应都能延缓或缓和瞬态电压，并导致二极管侧和开关侧的开关损耗的增加。在要求开关速度最快的应用中，寄生导通就如不合适的续流二极管一样，会对开关性能造成限制。

图5所示为不同的碳化硅MOSFET技术在栅极电压18/0 V的条件下运行时能实现的最小开通损耗。虽然不是所有器件都能在这样的驱动条件下保持快速开关的特性，但结果证明CoolSiC MOSFET对寄生导通具有很高的抗扰度。

图5：在800 V、15 A和150°C时，不同1200 V碳化硅MOSFET技术能实现的最小导通开关损耗。

被测器件的标称通态电阻为60-80 mΩ，在栅极电压18/0 V和栅极电阻4.7 Ω的条件下运行。为便于比较，还显示了驱动电压为18/-5 V时CoolSiC MOSFET的开关损耗。

结论

本文介绍了一种简单的方法，来表征功率半导体开关对由米勒电容引起的寄生导通的敏感性。我们利用CoolSiC MOSFET分立器件在800 V的母线电压和50 V/ns的开关速度下进行试验，结果表明，即使对于高速两电平变流器而言，0 V的栅极关断电压也是可行的。在研究开关电压仅为总线电压一半的三电平电路时，情况得到彻底缓解。在这种情况下，无论栅极电阻值是多少，CoolSiC MOSFET几乎都没有寄生导通。

假设有一个良好设计的、栅漏极电容极低的PCB布局，这时英飞凌鼓励电力电子工程师使用0 V的栅极关断电压来操作CoolSiC MOSFET分立器件。这有助于简化栅极驱动的设计，同时保证性能不受影响。

参考文献

^[1] K. Sobe et al, “Characterization of the parasitic turn-on behavior of discrete CoolSiC™ MOSFETs”, PCIM Europe 2019, Nuremberg, Germany, May 2018

^[2] T. Basler et al, “Practical Aspects and Body Diode Robustness of a 1200 V SiC Trench MOSFET”, PCIM Europe 2018, Nuremberg, Germany, June 2018

^[3] Infineon AN-2006-01: “Driving IGBTs with unipolar gate voltage”, Application Note, December 2005

^[4] S. Jahdi et al, “Investigation of parasitic turn-ON in silicon IGBT and Silicon Carbide MOSFET devices: A technology evaluation”, ECCE-Europe 2015, Geneva, Switzerland, September 2015

^[5] Infineon AN-2017-44: “1200V Highspeed3 IGBT in TO-247PLUS Evaluation Board”, Application Note (rev 1), November 2017