Micro LED有望2021年进军OLED小尺寸显示领地

不久前,意法半导体(ST)发布了高性能的微控制器(MCU)

STM32H7。其突出特点之一是采用Arm Cortex-M系列中性能最高的480MHz Cortex-M7内核,并增加一颗240MHz Cortex-M4内核(如图1),实现了3224 CoreMark,可谓业界性能最高的Arm Cortex-M通用MCU。

1 通过双核实现超高性能的设计考量

众所周知,MCU的另一巨头厂商N公司两年前就推出了基于M7单核的MCU,名为“跨界处理器”,特点是无内置闪存,主频可达1 GHz、600 MHz等,CoreMark3000左右,实现了MCU的架构、MPU的应用。那么,ST为何不把H7的单核主频提高,而是采用了较为复杂的双核策略?另外,双核是否意味着客户的软件编程难度提高了?

ST微控制器事业部STM32高性 能 产 品 线高 级 市 场 经理 R e n a u dBOUZEREAU指出,在内核跑分上,需要从两方面看。

第一,主频的提高会是影响Coremark跑分的一个非常重要的因素。

但是,整个工程的执行效率并不能仅仅看主频,还要看芯片内部的总线架构、访问Flash的位数,以及其余外设资源和硬件加速器等。而内置Flash执行代码的效率对比与外置QSPI Flash这种模式会高很多,也避免了很多总线冲突和内存配置的问题。从嵌入式设计角度而言,外面增加元器件也会影响系统的稳定性。

第二,在设计产品的时候,ST一直在考虑性能和稳定性的平衡。

越高的主频,意味着产品会相对脆弱。ST研究过很多竞争对手的芯片,发现在高温测试的时候,往往要降低主频才能保证系统的稳定性。所以ST在讨论和研究后,认为480 MHz的主频会是一个很好的平衡点。

为了解决双核编程的挑战,ST从两方面入手。第一,从硬件角度,在STM32H7双核产品里,内置了硬件信号量的机制,硬件信号量可以将两个核的运行状态进行同步,例如有些外设通过M4处理的时候,通过硬件信号量通知M7内核该外设暂时不能被访问的。

其次,从软件角度,ST自有的CubeMX及IDE(集成设计环境)

都已经支持双核的开发。在双核开发时,两个工程都会摆在同一个界面上做调试,这样对于开发者会比较简单,包括第三方操作系统,例如FreeRTOS,现在支持双核的设计,两个核之间的通讯会通过内部Mailbox的机制进行通讯,将两个核的信息进行同步。

除此之外,双核还有独特的“1+1>2”的优势。①通过灵活使用两个内核,开发人员可以轻松升级现有应用,增加更先进复杂的图形用户界面。以电机控制为例,将以前在单核Cortex-M4MCU上的旧代码迁移到STM32H7Cortex-M4上,同时在Cortex-M7上运行新GUI(图形用户界面)。

另一个例子是通过降低主处理器的密集型工作负荷,例如,神经网络、校验和、DSP过滤或音频编解码,提高应用性能。②双核架构还有助于简化代码开发,并缩短项目开发周期,将用户界面代码与实时控制或通信功能的开发分开进行。

2 内置闪存、SRAM的考虑

友商N公司的高性能MCU/跨界处理器的主要特色之一是无闪存。

但ST的方式依然是提供丰富的闪存/内存。ST中国区微控制器事业部市场及应用总监曹锦东解释道,据ST调查,现在市场上超过80%~90%的客户希望的架构是MCU内置flash(闪存)和RAM的,并拥有更多先进的外设,首先,这样的架构可以缩小用户的PCB(印制板)

面积和设计成本;其次,内置闪存非常安全,可防止外部盗取或篡改数据。因此,此次新的H7 MCU在片上额外提供高达2MB闪存和1MBSRAM。