新闻中心

EEPW首页 > EDA/PCB > 新品快递 > Mentor Graphics 发布 Veloce Apps: 开启硬件仿真新纪元

Mentor Graphics 发布 Veloce Apps: 开启硬件仿真新纪元

作者:时间:2016-02-25来源:电子产品世界收藏

   公司今天宣布, 推出用于 Veloce® 平台的新型应用程序,自此开辟了硬件仿 真的新纪元。新型 Veloce Apps 包括 Veloce Deterministic ICE、 Veloce DFT 和 Veloce FastPath,可以解决复杂 SoC 和系统设计中的关键系统级验证难题。这些应用程序在升 级的 Veloce OS3 操作系统上运行,而新的操作系统极大加快了设计编译周期、门级流 程和结果重新检查( “ 可见性时间” )。相比以硬件为中心的策略, Veloce OS3 上的 Veloce Apps 组合使用可以更快速地向更多工程师提供更丰富的功能。

本文引用地址:http://www.eepw.com.cn/article/201602/287437.htm

   Veloce Deterministic ICE 在调试过程中加入了 100%可见性和可重复性, 从而克服了电路内仿真 (ICE) 环境的不可预知性,并可使用其他“基于虚拟的” 使用模型;

   Veloce DFT 可提升流片之前的可测试性设计 (DFT) 验证速度,从而最大程 度地降低了灾难性故障的风险,并极大减少了 DFT 插入后验证设计的运行时 间;

   Veloce FastPath 在验证使用更快速的模型的多时钟域的 SoC 设计中优化硬 件仿真性能。 这些新型 Veloce Apps 已加入 Veloce Power、 Veloce Enterprise Server 和其他 应用程序中,扩充了可用于 Veloce 平台的软件创新阵容。 Mentor 将继续 扩充 Veloce Apps 库,以引入新方式确保其设计能如期完成并满足其功能和性

  Veloce OS 操作系统为 Veloce 平台增加了软件可编程性和资源管理,使其更容易 添加可提高加速器投资回报( ROI) 的全新使用模型。最新升级的 Veloce OS3 涵盖多项创新:

   集成全新的高性能计算平台,削减 50% 的编译时间。

   更快速的门级流程“ 即插即用” ,能接受平面或层次化设计。此流程可减少 编译所需的内存量,从而提高性能。新的流程可以更加轻松地加载和验证门 级设计,提高硅保真的可信度。

   结合了从运行时间到调试周期的软件和硬件改进,实现了 200% 的更快可见

  这些新型 Veloce 硬件仿真功能展示了当创新软件在功能强大、符合要求的硬件和 可扩展操作系统上运行时,相比以硬件为中心的策略, 更快地定位设计中存在的风 险。硬件仿真已有四十年的发展历史,在开拓主流市场后,Veloce 硬件仿真平台已 成为硬件、软件和系统验证流程中的强大资源。

  “ 对于 Veloce 硬件仿真平台,通过基于应用的战略, Mentor 将会继续展现其技术 领导力, ” 硬件仿真部副总裁兼总经理 Eric Selosse 说道。 “ 这 些最新的创新提升了我们客户的整体验证产能。而专注于特定 SoC 和系统级挑战的 软件应用程序,也推动着硬件仿真的发展。 ”



评论


相关推荐

作为英特尔下一代Tiger Lake-U平台的一部分,Xe架构新核显绝对是重大卖点。英特尔曾在上个月演示通过Tiger Lake核显运行战地5,在1080P分辨率和图形预设为高的情况下游戏大体能保持以30FPS的速度运行。

技术专区

关闭