MC8051单片机IP核的FPGA实现与应用
长期以来，单片机以其性价比高、体积小、功能灵活等方面的独特优点被广泛应用。但受其内部资源的限制，单片机需要在片外扩展相关资源。为了达到处理速度和控制灵活性方面的需求，采用微控制器和可编程逻辑器件设计单片机嵌入式系统。随着现场可编程逻辑阵列(FPGA)及EDA技术的发展，百万门级的FPGA、可重构的嵌入式MCU核、功能复杂的IP核及各种功能强大的EDA工具的出现，实现将MCU、存储器和一些外围电路集成到一个芯片成为可能。随着IP核技术在FPCA中的应用，特别是MCU IP核技术的发展。出现了性能不同的嵌入式MCU软核。MCS-51系列MCU是目前应用时间最长、最普及、可获得应用资料最多的功能强大的8位MCU，建立805l MCU可综合IP核对于各种嵌入式系统和片上系统(SOC)的应用。针对8051MCU的应用前景，出现了几个比较典型的805l IP核，如DW8051核．OpenCore组织的0C8051核及T51核，MC805l核等。这些IP核都是采用HDL语言描述的软MCU内核，其与工艺无关，能够在多种FPGA上进行逻辑综合及实现。这里采用免费的MC805lIP核，通过对MC8051结构原理的分析，详细论述其在FPCA中的实现及应用。
2 MC8051 IP核基本结构及原理
MC8051是与MCS一5l系列微处理器指令集完全兼容的8位嵌入式微处理器，通过芯核重用技术，可广泛应用在一些面积要求比较苛刻，而对速度要求不是很高的片上系统中。
2．1 MC8051功能特点
采用完全同步设计：指令集和标准8051微控制器完全兼容；指令执行时间为l～4个时钟周期，执行性能优于标准805l微控制器8倍左右；用户可选择定时／计数器、串行接口单元的数量，最多可增加到256组；新增特殊功能寄存器用于选择不同的定时／计数器、串行接口单元；可选择是否使用乘法器(乘法指令MUL)；可选择是否使用除法器(除法指令DIV)；可选择是否使用十进制调整功能(十进制调整指令DA)；I/0口不复用，无双向数据I／O端口，输入、输出端口独立；内部带256Byte RAM；⑾最多可扩展至64 KB的ROM和64 KB的RAM；与工艺无关，可通过修改VHDL源代码扩
展及参数化设置。
2．2 MC8051结构及设计层次
图1给出MC805l_eore的顶层设计模块及其子模块，包括顶层的各个信号端口及3个存储器模块。同时给出了顶层的输入输出I／O口。定时/计数器和串行接口单元，对应于图中的MC805l_tmrctr和MC8051_siu模块，数量可选择，图中用虚线表示。MC8051 IP核与工业标准8051单片机不同，MC8051的输入、输出并口分别映射到独立的端口上。其顶层各I／O信号的描述如表l所示。
MC805lIP核的设计层次及对应的VHDL文件如图2所示嘲。它由定时／计数器、ALU算数逻辑单元、串行接口单元和控制单元组成。RAM及ROM模块不包括在IP核内，处于设计的顶层，方便于不同的应用设计及仿真。
评论