基于FPGA的嵌入式系统设计

作者：时间：2009-09-17来源：网络收藏

IP资源复用（IP Reuse）是指在集成电路设计过程中，通过继承、共享或购买所需的智力产权内核，然后再利用EDA工具进行设计、综合和验证，从而加速流片设计过程，降低开发风险。IP Reuse已逐渐成为现代集成电路设计的重要手段，在日新月异的各种应用需求面前，超大规模集成电路设计时代正步入一个IP整合的时代。

IP Reuse不仅仅应用于专用集成电路设计，对基于FPGA的嵌入式系统设计领域而言，更是具有举足轻重的地位。FPGA在采用IP内核方面走在了市场的前面，其原因有以下几个方面：FPGA具有极高的灵活性和面市时间短的特点，这使得多项设计迭代可以在数小时而不是数周内完成由于FPGA密度达到了百万门甚至是千万门，越来越多的设计师倾向于使用IP内核保持和提高产品的产量可编程逻辑价格低廉，可以作为切实可行的生产工具以及最佳原型设计，而且不许要昂贵的EDA设计工具，大大降低了设计门槛2.2 IP Core设计方法：编码风格与项目模板IP Core是IP Reuse的载体和核心内容，基于应用需求、规范协议和行业标准的不同，IP Core的内容也是千差万别的。但是，为了使IP Core易于访问和易于集成，其设计必须遵循一定的规范和准则。

在IP Core的开发方面，许多开放性的团体都付出了巨大的努力来推动各种IP Core的开发和IP Reuse理念的推广，其中比较著名的是Open Cores开发组织（http://www.opencores.org）。他们不仅开发了许多开放源代码的IP Core，涵盖了处理器IP、处理器外设控制器IP、算术运算单元IP、DSP算法IP等方面，而且编写了详细的IP Core编码风格和项目模板，并倡导了一种总线标准wishbone，用于规范各种IP Core的接口标准。国内开放性团体IP Core开发小组（http://www.IPcore.com.cn）也在IP Core开发和IP Reuse理念的推广和普及方面进行了不懈的努力。

编码风格（Coding Style）是基于HDL的IP Core源码编写的指导性文档，其可读性直接关系到IP Core的易于访问和易于集成性。编码风格一般包含几个方面的约定：文件头和版本说明、联机注释、命名规则、可综合编码等。

项目模板则规定了完成一个IP Core设计包含的主要内容及所需提供的文档，项目模板内容及其文档直接关系到IP Core的易于集成特性，一个IP Core必须是完整的、经过全面验证的，才能顺利地集成到应用项目中去。项目模板一般包含几个方面的内容：项目定义、接口说明、系统结构和模块、设计文档说明、测试验证报告、约束和实现、版本说明、试用评价以及参考文献等。

编码风格和项目模板详细文档的英文版和中文版可分别从上述两个网站获得。

2.3 IP Core验证：仿真、测试与评估板IP Core设计在完成编码阶段以后，对其功能的测试验证是一项非常重要的内容，因为这直接关系到IP Core资源的可用性。仅仅通过功能仿真、时序仿真和测试向量验证的IP Core是不完备的，它必须通过实际系统的验证。国际上各大公司通常采用的办法是评估板验证，也即构建一个与实际系统IP Core应用一致的硬件环境，通过下载FPGA配置使其具备相应的逻辑功能，并进行实物仿真。

另外，由于IP Core的许可成本较高，用户也通常希望在购买IP Core之前，对其功能进行充分的验证以确定是否适合于目标系统，从而降低投资风险，（当然，内核和源代码的知识产权是加了保护措施的），Xilinx公司的Sing Once和Altera公司的Open Core均提供了这样的平台。

Xilinx公司和Altera公司均提供了许多用于评估IP Core的FPGA评估板，如USB、MAC、IEEE1394等等。许多第三方设计中心，如Insight，还开发了用于SOPC系统集成的 Virtex II MicroBlaze评估板和Virtex II Pro PPC405评估板等等。Xilinx FPGA的国内专业设计公司长沙依元素科技（http://www.eestd.com）还开发了用于测评各类基本IP Core以及学习培训用途的数字刀剑？系列（DigitalSword？ Series Kit）评估板，该系列评估板提供了VGA、LCD、音频、键盘鼠标、串口、并口、USB Slave、I2C等电平接口，并提供了标准扩展总线以及丰富的子板功能模块支持。