采用业界成本最低、功耗最低的FPGA降低系统总成本

作者：时间：2009-12-07来源：网络收藏

引言

本文引用地址：http://www.eepw.com.cn/article/191866.htm

在全球竞争和经济因素环境下，当今高技术产品利润和销售在不断下滑，工程设计团队在向市场推出低成本产品方面承受了很大的压力。新产品研发面临两种不同的系统挑战：利用最新的技术和功能开发全新的产品，或者采用市场上已有的解决方案，以降低开发成本。

在当今对成本和功耗都非常敏感的“绿色”环境下，对于高技术企业，第一种挑战意味着开发全新的产品，其功能是独一无二的，具有较低的价格以及较低的功耗。对于第二种挑战，通常通过降低产品原材料 (BOM)中元器件的成本来降低现有成功产品的成本。设计团队的另一选择是重新设计产品，不是针对新功能，而是要大幅度的降低成本。

在目前的全球经济形势下，这些系统挑战都与第三种挑战有关：以更少的人员、更低的预算，在更短的时间内完成低成本新产品的研发。

本白皮书旨在提出一种设计理念，以解决产品开发面临的这三种挑战，同时降低产品在生命周期中的总成本。这一设计理念基于低成本、低功FPGA。虽然大家都知道 FPGA能够缩短新产品开发的面市时间，但是，很少有人知道 FPGA还降低了产品整个生命周期中的总体拥有成本 (TCO)。设计工程师借助这一基于 FPGA的设计理念，能够：

■轻松快捷的在产品中增加新功能，同时降低总功耗。
■降低现有产品的成本，而基本不改变产品功能。
■降低产品的 TCO
Cyclone IV FPGA

Altera的 Cyclone. IV FPGA是成本最低、功耗最低并集成了收发器的器件，降低了系统总成本，即：

系统总成本 = BOM成本 + 电路板成本 + TCO

Cyclone IV系列有两种不同的型号：逻辑 “E”型和片内收发器 I/O速率高达 3.125 Gbps的“GX”型。这些高速收发器支持多种串行 I/O协议，例如千兆以太网 (GbE)、 PCI Express (PCIe)、 CPRI、 XAUI、 3G三速 SDI、 Serial RapidIO.、 SATA、 DisplayPort、 V-by-One等，这些协议已从前沿应用转变为主流应用。 Cyclone IV GX FPGA还含有嵌入式 PCIe硬核IP模块(图1)，它不占用任何 FPGA逻辑，设计工程师使用它时能够比任何其他竞争 FPGA体系结构支持更多的功能。

Altera公司采用业界成本最低、功耗最低的 FPGA降低系统总成本

对于 Cyclone IV GX FPGA， Altera设计尽可能小的收发器 I/O，以降低成本和功耗，而实现的方式是从几个片内锁相环 (PLL)中提供多路时钟资源。由于主流应用要求降低产品成本，还要使用方便，因此，降低 Cyclone IV GX FPGA中收发器 I/O的成本和功耗非常重要，而且是必须的。Altera发挥其关键技术优势，实现了这一点，成功设计并发售基于收发器的 FPGA。如图3所示，采用多种器件体系结构， Altera已经向市场推出了 8种不同的产品系列，这些都是由公司自己的设计团队设计开发的。

图3. Altera收发器专业技术

采用业界成本最低、功耗最低的 FPGA降低系统总成本
Altera公司