基于动态可重构FPGA的容错技术研究

摘要：针对重构文件的大小、动态容错时隙的长短、实现的复杂性、模块间通信方式、冗余资源的比例与布局等关键问题进行了分析。并对一些突出问题，提出了基于算法和资源多级分块的解决方法，阐述了新方法的性能，及其具有的高灵活性高、粒度等参数可选择、重构布线可靠性高、系统工作频率有保障的优点。
关键词：容错；动态重构；Retiming；STARs

太空中存在大量的宇宙射线和高能带电粒子，它们对星载电子系统的照射会导致系统出错，甚至永久损坏。其所造成的辐射效应主要有位移损伤效应、电离辐射总剂量效应、瞬时电离辐射效应、单粒子效应等。而且由于器件集成度高，每个记忆单元的尺寸小，引起翻转所需的临界电荷也小，所以SEU的问题在空间器件上越来越严重。
现场可编程门阵列(FPGA，Field Programmable Gate Array)灵活、可重构的特性，对于克服器件设计错误和后天所导致的故障有效。基于可动态可重构FPGA，动态容错技术在理论上已得到发展，并出现了多种方法，其基本原理都是将备用的配置文件重新装载到FPGA上，以消除原有的暂态错误或者绕过故障区。
但在实际应用过程中涉及到许多问题。容错粒度的大小选择，是其中较突出的一个，这会影响到重构文件的大小、动态容错时隙的长短、资源利用率、实现的复杂度等方面。另外模块间通信方式、检错与定位的实现、冗余资源的比例与布局、暂态与永久错误的处理与分析都是有待深入研究的问题，很多方法过于复杂不容易实现或者过于简单而容错性能得不到保障，并且对以上这些问题分析不充分。
本文基于多种具体的实现方法，对这些问题进行了全面的分析与研究，并权衡各个方面，提出了基于算法和资源多级分块的方法，对其性能进行了分析。
这种方法中粒度、冗余资源比例等多项参数可以选择，重构时没有模块间布线的要求，能有效保障系统工作频率。

1 基于动态可重构FPGA的几种容错技术
1．1 基于Retiming理论的方法及分析
重定时(Retimg)技术的应用是建立在容错粒度较小的基础上的一种容错方法。它最初是针对静态电路以优化系统时钟为目的，且在整个电路设计过程中只使用一次。现在通过在FPGA中多次使用，改变触发器的位置以及增减触发器的数量可以达到重构的目的，并保证整个系统的功能稳定以及工作时序的协调。使用这种方法时，先根据约束条件生成一个Retiming矩阵，这个矩阵决定了触发器(FF)可能的各种布局。当电路出现故障时，通过调用矩阵的信息重新定位不同的FF以使电路恢复正常。
这种方法主要的特点就是不改变系统的功能而改变系统的结构特性，重构策略简单。如果结合可进化算法，处理器可以实时地计算得到有效的FF的重新布局。基于Retiming的实时重构可以有效地降低暂态故障的影响，尤其是SEU。同时这种方法配置文件量比较小，粒度水平高，重构过程系统开销小。
但是由于这种方法对电路的重构能力有限，所以容错能力得到一定的限制，尤其对于永久故障则容错率较低。其次，当完成FF的重新配置后，电路需要一个初始化时间，这个时间随着电路规模的增大而增大，当电路的规模和复杂度增大时这种方式的重构将导致较大的系统开销，这样电路规模受到限制并且对接口布线要求较高。图1所示给出了以相关器为例的两种可能的重构结构，其中小方块为FF。

1．2 基于STARs的方法及分析
基于移动自检测区域(STARs)的动态容错技术，是一种基于FPGA的具有多种容错级别的在线容错技术。它不仅可以进行逻辑工作区域的容错，也可以进行布线区域的容错。
基于STARs的方法，FPGA被划分为系统工作区和检测区，在检测区中进行内建自测试。若当前的被检测区完成被检测后STAR和相邻工作区的Slice交换位置，这样依次进行，最终STAR可以覆盖整个FPGA。其优势是，检测诊断总是在STAR中进行，不影响系统的工作，可以有充足的时间来进行精确的诊断和生成针对故障区的配置文件，并实现冗余。

这种方法采用了动态系统时钟的概念。系统初始工作在最大时钟频率下，当部分重构使得某些部分的延时增加，那么根据布线的时序分析结果，通过周期可编程的时钟产生器降低时钟频率，以满足系统工作要求。这克服了一般容错方法中系统在整个寿命期工作在较低时钟频率下的缺点。