现场可编程门阵列(FPGA)设计

随着器件规模、功能以及可靠性的不断提高,FPGA在现代数字系统中的应用日渐广泛。采用FPGA设计数字电路已经成为数字电路系统领域的主要设计方式之一。

FPGA设计是指使用相应的EDA开发软件对FPGA器件进行开发的过程。最早的设计方法是自底向上的,即首先确定库中可用的元件,再使用这些元件进行模块的设计,完成各模块后进行连接,从而形成整个系统。最后经过调试和测量来考察系统是否达到所需的性能指标。

随着技术和需求的发展,自底向上的方法已经不能适应复杂数字系统的设计。目前广泛使用的是自顶向下的设计方法和流程：首先从系统设计入手,在顶层进行功能划分和结构设计,并用硬件描述语言对高层次的系统行为进行描述,在系统级采用仿真手段验证设计的正确性,之后再逐级设计下一层的结构,用综合优化工具生成具体门电路的网表。这种逐级进行设计和验证的方法可以及早发现问题并修改系统设计,缩短开发周期、节约成本。

FPGA设计流程
FPGA设计的一般流程如图1所示,包括设计准备、设计输入、功能仿真、设计处理、时序仿真、器件编程与测试几个步骤。

设计准备

在数字系统设计之前,首先要进行方案论证、系统设计、器件选择等准备工作。设计人员根据任务的功能和性能指标需求,对器件的资源、成本以及功耗等方面进行折衷,选择合适的设计方案和FPGA器件。

设计描述与输入

设计输入就是指设计人员将所设计的系统或电路以开发软件要求的某种形式表示出来,并输入计算机的过程。设计描述和设计输入通常使用图形和硬件描述语言两种形式。

图形输入方式

图形方式的设计输入主要是使用EDA软件进行原理图、状态图、波形图等图形的编辑和修改。

原理图输入方式是一种最直接的设计描述方式,使用元件库中的元件画出系统或电路的原理图,符合人们的思维习惯。这种设计输入方式要求设计人员具有丰富的硬件知识、熟悉FPGA器件的结构。主要优点是系统结构清晰直观、便于信号的观察和电路的调整;缺点是设计效率低,产品升级、FPGA器件更换、EDA软件更换时需要重新输入原理图,而硬件描述语言输入方式就没有这方面的问题。

状态图主要用来通过图形方式设计有限状态机。图形化的有限状态机设计具有简单、直观、快捷等特点。波形输入方式主要是用来建立和编辑波形设计文件,以及输入仿真向量和功能测试向量。

硬件描述语言输入方式

硬件描述语言输入方式使用文本进行设计描述,包括普通硬件描述语言和行为级硬件描述语言。比较有代表性的普通硬件描述语言是ABEL,它支持逻辑方程、真值表、状态机等逻辑表达方式,主要用于简单可编程逻辑器件的设计输入。

行为级硬件描述语言是目前常用的高层硬件描述语言,主要有VHDL和Verilog HDL两个IEEE标准。其突出优点有：逻辑设计与具体工艺无关,使设计人员在系统设计、逻辑验证阶段确定方案的可行性;行为级描述,便于设计大规模、复杂的数字系统;具有很强的逻辑描述和仿真功能,输入效率高;在不同的FPGA器件和EDA软件之间的转换比较方便;不必对底层的电路和FPGA器件结构非常熟悉。

功能仿真

功能仿真也称为前仿真或行为仿真。用户所设计的电路在综合之前应该首先进行逻辑功能的验证,这种仿真没有器件内部逻辑单元和连线的实际延时信息,只是初步验证系统的逻辑功能。

为了能够完成功能仿真,需要先使用波形编辑器或硬件描述语言,来建立仿真时需要的波形文件和测试向量（尽可能包含所有可能影响设计功能的输入信号的组合）。仿真结果将以波形图的方式直观显示在计算机屏幕上,并生成报告。从中设计者可以观察到各个信号的变化,以判断电路是否实现了预期的功能。如果发现错误,则应该返回设计输入阶段进行逻辑设计的修改。