基于FPGA和DSP的高速图像处理系统

摘要：为了提高图像处理系统的高性能和低功耗，提出了一种基于FPGA和DSP协同作业的高速图像处理嵌入式系统，其中DSP为主处理器，负责图像处理，而FPGA为协处理器，负责系统的所有数字逻辑。整个系统中FPGA和DSP的工作之间形成流水，同时借助于单片双口RAM(CY7C025 AV-15AI)完成两者的通信，比使用单片DSP建立的处理系统性能提高25％左右。该系统具有可重构性，方便其他的算法于该系统上实现。
关键词：图像处理；FPGA；DSP；双口RAM

0 引言
现阶段用于数字图像处理的系统有很多种，而从成本、性能、开发难易程度等多方面的考虑，基于FPGA和DSP的灵活性高、实用性强、可靠性高的图像压缩系统脱颖而出。在该种结构的图像处理系统当中，FPGA和DSP之间数据的通信方式和速度，将直接影响着整个图像处理系统的效率。
本文试图借助于ALTERA公司的低功耗FPGA(EP1C12Q240)、TI公司的DSP(TMS320VC5502)和一片CYPRESS公司双口RAM(CY7C025)，设计出一种功耗低、设计灵活、能够实现复杂处理算法且高效、稳定的图像处理系统。

1 系统总体设计
系统主要模块分为电源管理模块、图像采集模块、速度采集模块、主控源模块及辅助控制模块。整个高速图像处理系统主要由CMOS图像传感器(MT9M011)、FPGA(EP1C12Q240C8)、双口RAM(CY7C025)、DSP(TM320VC5502)、视频D／A(ADV7123)和一些存储器等组成，如图1所示。首先，在图像采集模块控制COMS图像传感器下，图像数据则以25 f／s的速率向FPGA输送。然后，通过FPGA的控制使其缓存在片外的SDRAM中，之后实时显示模块控制ADV7123做到了对图像的实时显示。如果用户通过外部控制，选择了压缩模式，则原始的图像数据将由帧存模块移至高速缓冲模块中，DSP通过EMIF接口外扩存储器的方式，高效的读取双口RAM中的图像数据。最后，图像数据在DSP内部做好JPEG压缩后，以相同的方式通过高速缓冲模块，把数据传给FPGA的存储控制模块，做到压缩图像数据的存储。