基于FPGA的高精度时差测量系统设计

摘要：在时差定位(TDOA)技术中，高精度的时差测量是准确定位的关键。针对这一需要， 提出一种基于FPGA 的高精度时差测量系统的实现方案。本系统的时差测算单元以Altera 公司Cyclone 系列的EP1C3T144 芯片为核心，并提供了以太网接口、USB 接口和RS232 串 口作为输入输出接口。该设计方案具有电路设计简单、成本低、精度高、移植性好等优点， 可广泛应用于定位、导航和测距等领域。

1 引言

随着无线技术的发展，无线定位系统的研究不断深入，无线定位的应用和服务也越来越 深入到生活中的每个细节，极大地改善和方便了人们的生活质量。在目前的无线定位技术中， 到达时间差定位(TDOA, Time Difference of Arrival)作为一种定位精度高、定位速度快和抗干 扰能力强的定位技术而越来越受到重视。这种定位方式的基础就是无线电测距，即通过测量 无线电信号到达某物体的传播时差，进而折算出到达此物体的距离，测距的实质正是测量时 差。由于通信设备逐步向数字化、智能化方向发展，本文充分利用了低端的FPGA 器件(Field Programmable Gate Array)的灵活性和快速性，实现提取通过不同路径的同一信号时间差。

2 总体方案设计

图 1 为总体方案设计图。基站接收机把解扩解调后的基带信号通过输入接口进入时差测 算单元，运算得到的结果通过输出接口连接到无线传输设备。为了适应各种不同接口的接收 机和无线传输设备，本系统设计了3 种常用的接口以备选择。

由于m 序列具有优良的周期自相关特性，因此经常利用它作为无线定位的测量信号[1]。 m 序列码长越长，抗多径干扰能力越强；码速率越高，定位精度越高。时差测量单元中事先 存储了和发射端完全相同的m 序列，与接收到的m 序列进行比对。发射时刻与接收时序的 关系如图2 所示，相邻传播时长之差即为所测时差，目前该系统只能测算出不同路径的传播 时长，而差值则需要把每个传播时长传回到数据处理中心后通过软件计算得到。

本系统采用Altera 公司Cyclone 系列的EP1C3T144 芯片。它是一款基于1.5V(内核)， 3.3V(I/O)，0.13um 和SRAM 的FPGA，容量为2910 个LE，拥有13 个M4K RAM(4K 位+ 奇偶校验)块。除此之外，还提供了全功能的锁相环(PLL)，用于板级的时钟网络管理和专用 I/O 口，这些接口用于连接业界标准的外部存储器器件，具有成本低和方便的特点。