英特尔公布65nm制程技术内容

英特尔日前公布了将用於生下一代微处理器的65nm半导体制造技术的详情，此技术将用於多核心架构的处理器，并定於2005年开始量，将由300mm晶圆半导体制造厂负责生。

根据英特尔公布的技术内容，作运行速度指标的电晶体栅长35nm，比90nm制程缩短了约30%，电晶体栅氧化膜的厚度1.2nm。作高密度指标的栅间隔（接触栅间隔）220nm，也比90nm制程缩短了约30%。为了同时提高密度和性能，布线层数8层，比90nm制程的布线层数多1层。布线层之间的绝缘膜使用了涂有碳的氧化膜类low-k材料。

英特尔使用这项制造技术，试了储存容量70Mbit的大容量SRAM，并证实完全可以正常工作。英特尔表示，该公司今後仍将每2年完成一次制造技术的更新换代，摩尔定律仍将长期适用下去。

本文由 CTIMES 同意转载，原文链接:http://www.ctimes.com.tw/DispCols/cn/65nm/Intel/%E5%BE%AE%E5%A4%84%E7%90%86%E5%99%A8/0409011650V1.shtmll