东芝65纳米设计采用Cadence QRC EXTRACTION

　　Cadence设计系统公司宣布东芝已采用Cadence® QRC Extraction，用于其最先进的65纳米设计流程。Cadence QRCExtraction为下一代工艺节点提供硅精确的寄生参数提取，包括基于敏感性和化学机械抛光（CMP）模型的提取。 　　  

　　Cadence QRC Extraction可为基于单元的数字设计提供超越其它提取技术的有制造意识的硅精度。通过其分布于多重网络处理器和计算集群的近似线性性能伸缩，它可显著减少处理时间。它还为Cadence Encounter®数字IC设计平台提供强大的多边际条件支持和精确的增量式基于设计提交（signoff）的参数提取。 　   

 
　　Cadence的产品分割策略针对特定级别的设计复杂性，为客户提供多种级别技术。Cadence QRC Extraction有L、XL、和GXL系列产品可供选择。