基于AD9857的伪随机码调相雷达发射硬件平台的设计

　　雷达发射过程：先由可编程逻辑器件(FPGA/CPLD，下同)编程产生一m系列伪随机码调相脉冲信号，经AD9857数字正交上变频器上变频到40.5MHz后，经过滤波、功率放大和混频后得到射频信号，再由射频端电路和功率放大后，馈送到天线发送出去。雷达接收过程：天线接收到的回波信号先经射频端电路滤波和放大后，与本振信号混频得到中频信号，再经滤波放大和模数转换后送入数字下变频器降速处理得到低速的数字基带信号，最后送给可编程逻辑器件进行相关的处理。与此同时，可编程逻辑器件处理后的信号经VXI(VME Extension for Instrumentation)总线送入PC主机。这种设计的最大好处就是发射脉冲编码信号由可编程逻辑器件编程产生，修改灵活，并且接收到的回波信号的处理以及和VXI总线的接口电路都可在可编程逻辑器件中一起设计，大大提高了系统的集成度，充分体现了软件无线电思想的优势。
2 雷达发射部分设计
　　根据上述的雷达发射原理，基于AD9857数字正交上变频器的伪随机码调相体制雷达发射部分的设计方法是：整个设计选用Altera公司的FLEX10K系列芯片，在MAX+PLUSII开发环境下进行。FLEX10K系列可编程逻辑器件内的设计主要包括：m系列伪随机码调相信号系列的产生模块、AD9857的控制及串口寄存器配置模块、VXI总线接口模块三大部分。三大模块的设计是整个发射部分设计的重点和难点，同时也是关键技术所在。设计采用硬件编程语言VHDL文本输入和原理图输入相结合的设计方法。发射部分原理图如图2所示。

2.1 FPGA内各模块的设计
2.1.1 m系列伪随机码调相模块的设计
　　在通常的单频脉冲雷达系统中，采用宽度为?子、周期为T的单脉冲对频率为f0的正弦或余弦载波进行幅度控制得到脉冲调幅波。简单的脉冲雷达虽然可以获得很高的收发隔离以及很高的距离分辨率，但是它有一个很明显的缺点，就是距离分辨率和实际最大探测距离之间存在着矛盾。因为如果距离分辨率很高，则发射脉冲的宽度?子很小，工作比率很低，平均发射功率也就很低，从而导致实际探测距离减小[3]。相反，若通过增大脉冲功率来提高雷达系统的最大探测距离，则会增大发射机的难度，同时也增加了故障率。
　　为了解决上述矛盾，因而产生了脉冲压缩技术。脉冲压缩技术是使雷达系统发射宽度相对较宽而峰值功率较低的脉冲，利用该技术既可增大系统的最大探测距离，又不增加发射机的难度。脉冲压缩技术是通过在发射部分对载波编码扩频，然后在接收机中对回波进行压缩处理实现的。目前的脉冲压缩方法一般采用线性调频中断连续波(FMICM)和伪随机码调相中断连续波2种波形。新一代高频地波雷达系统将采用伪随机码调相连续波。
　　在伪随机码调相体制中，一般采用m系列的伪随机码。m序列是一种相当重要的伪随机序列，被广泛地应用在雷达系统和扩频通信等场合。m系列的特性：(1)具有随机序列的随机特性（即统计特性）。(2)是一个预先可以确定的，并且可以重复实现的确定序列。(3)有很好的自相关特性，它的自相关函数只有2个不同的值，即有双值自相关函数特性。(4)具有相同级数的线性移位寄存器可产生的最长序列。本设计采用的就是m系列伪随机码。
　　m系列伪随机码调相模块主要由如图3所示的部分组成。先由一分频器产生m 系列产生频率和调相器的工作频率。这一部分的设计要综合考虑其他部分的工作原理。因为调相器中的正弦和余弦采样离散点值的地址产生频率要取为m系列产生频率的100倍，所以分频器要先使clock进行100次分频，分频后的频率作为m系列产生时钟频率，而clock作为正弦和余弦离散采样点值的取值地址产生频率。

　　高频地波雷达系统中初步采用8级，也就是28－1＝255个码长的m系列，每片码元长度取为Te＝64μs。由于级数比较多，所以宜采用文本输入的方式产生该m系列。根据m序列的特征多项式系数与m序列产生器反馈系数的关系，可以组成一种各级系数分别是：c0=c4=c5=c6=c8=1，c1=c2=c3=c7=0[4]的8级m序列产生器。