专栏中心

EEPW首页 > 专栏 > 西门子与SPIL携手为扇出型晶圆级封装提供 3D验证工作流程

西门子与SPIL携手为扇出型晶圆级封装提供 3D验证工作流程

发布人:12345zhi 时间:2023-07-11 来源:工程师 发布文章

西门子数码化工业软件近日与矽品精密工业股份有限公司(SPIL)合作,针对SPIL扇出系列的IC封装技术,开发和实作新的工作流程,以进行IC封装组装规划与3D LVS组装验证。此流程将被运用于SPIL的2.5D和扇出封装系列。

为了满足全球市场对于高效能、低功耗、小尺寸IC的上涨需求,IC设计中的封装技术也变得日益复杂,2.5D和3D配置等技术因应这种挑战而出现。这些技术将一个或多个不同功能的IC与较高的I/O和电路密度相结合,因此必须能建立和检视多个组装和LVS、连线关系、几何形状与元件间距情境。为了帮助客户轻松部署这些封装技术,SPIL选用西门子的Xpedition Substrate Integrator软件与Calibre 3DSTACK软件,用于其先进扇出系列封装技术的封装规划及3D LVS封装组装验证。

矽品精密工业股份有限公司研发中心副总王愉博博士表示,矽品所面对的挑战是要开发和部署一个经过验证且包括全面的3D LVS的工作流程,来进行先进封装组装规划和验证。西门子是该领域公认的领导厂商,拥有稳健的技术能力并获得市场的认可。矽品将在今后的生产中使用与西门子共同打造的流程来验证我们的扇出系列技术。

SPIL的扇出封装系列能够提供更大的空间,方便在半导体区域顶部进行更多I/O布线,并经由扇出制程扩大封装的尺寸,而传统的封装技术无法做到这一点。

西门子数码化工业软件电路板系统资深副总裁AJ Incorvaia表示,西门子很高兴与SPIL携手合作,为其先进封装技术定义和提供必要的工作流程和技术。随着SPIL的客户继续开发复杂性更高的设计,SPIL与西门子也随时准备好为其提供所需的先进工作流程,将这些复杂设计快速推向市场。

*博客内容为网友个人发布,仅代表博主个人观点,如有侵权请联系工作人员删除。

关键词: 西门子 SPIL 封装

相关推荐

西门子收购Canopus AI推动AI驱动半导体计量

PCB设计经验谈

HBM竞赛白热化!SK海力士探索封装新方案 或满足英伟达峰值性能目标

EDA/PCB 2026-03-04

西门子 Questa One 引入智能体 AI 功能,加速集成电路设计与验证流程

PCB封装详解手册(书籍)

资源下载 2008-01-02

先进的封装设计促进了更小、更高效的半导体

EDA/PCB 2026-01-26

PCB设计基础教程

资源下载 2007-12-29

高速PCB设计指南二

资源下载 2007-12-29

后端自动化应对日益增长的复杂度

ASML 计划进军封装领域

EDA/PCB 2026-03-04

T2PAK封装应用笔记:封装结构详解

PCB之第5章 连接器、封装和过孔

资源下载 2007-12-15

西门子与Rittal合作开发人工智能数据中心电力基础设施

2.5D封装,成为香饽饽

EDA/PCB 2026-02-25

UCIe 核心技术细节悉数落地

更多 培训课堂
更多 焦点
更多 视频

技术专区