Multi-PLL资讯-电子产品世界网

利用晶体振荡器理解变容管和基于PLL的调频生成

在这篇文章中，我们研究了产生宽带调频信号的两种不同方法。两者都使用晶体振荡器来提供改进的频率稳定性。多年来，已经开发了许多不同的电路来产生FM信号。在之前的文章中，我们了解了如何利用电抗调制器和变容二极管使LC振荡器可调...

晶体振荡器变容管 2025-09-29

Arteris推出升级版Multi-Die 解决方案，加速AI驱动芯片创新

加利福尼亚州坎贝尔—2025 年 6 月 17 日—在人工智能计算需求重塑市场格局之际，致力于加速系统级芯片 (SoC) 开发的领先系统 IP 提供商 Arteris 公司（纳斯达克股票代码：AIP）今天宣布扩展其 Mu...

Arteris Multi-Die 2025-06-19

基于onsemi NCP1618多模式PFC 500W设计方案

近年来随著应用技术不断推陈出新，造就终端应用的功率需求越来越大，例如:5G网通电源供应器、ATX/Gaming电源供应器等等，功率消耗大于一程度时电源供应器就要有功率因数校正(Power Factor Cor...

onsemi power 2023-10-11

从概念到关键指标，一文弄清PLL频率合成器那些事

因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，...

PLL 2023-02-02

罗德与施瓦茨率先推出CTIA授权的支持多到达角功能的5G FR2毫米波测试系统

罗德与施瓦茨公司与美国CTIA协会合作，研发并认证了截至目前业内首套具有多到达角度功能（multi-AoA）的测试系统，该系统将用于CTIA 的OTA性能认证测试。该解决方案以一致性测试系统R&S TS8980为...

罗德与施瓦茨 CTIA 2022-10-11

微波频率合成器提供多倍频程覆盖范围和出色的相位噪声性能

简介市场对更高带宽和更高数据速率的需求日益增加，系统频率和调制速率要求不断提高。随着曾经用于军事和国防领域的应用进入消费市场，低功耗变得至关重要。在满足这些要求的同时，还需要保证：不会牺牲电气性能或功能。为了满足这些要求...

SNR LO 2020-10-13

驱动高压锁相环频率合成器电路的VCO

锁相环(PLL)电路是由压控振荡器(VCO)和鉴相器组成的反馈系统，振荡器信号跟踪施加的频率或相位调制信号是否具有正确的频率和相位。需要从固定低频率信号生成稳定的高输出频率时，或者需要频率快速变化时，都可以使用PLL。典...

VCO PLL 2020-09-17

微电网模拟系统

系统采用三相半桥拓扑，以STM32F407ZET6单片机为主从控制器，主控制器在dq坐标下进行控制实现三相稳压输出，从控制器采用主从均流控制实现两台三相逆变器的电流分配，采用三相同步锁相环(SRP-PLL)。逆变器单独工...

三相逆变器主从均流 2018-08-27

PLL设计注意事项----之电源设计

PLL(Phase Locked Loop)：为锁相回路或锁相环,用来统一整合时脉讯号,使内存能正确的存取资料。PLL用于振荡器中的反馈技术。锁相环通常由鉴相器(PD)、...

PLL 振荡器 2018-08-24

如何确保频率的准确测量

　　功率分析仪在测试时出现的数据跳动、效率异常等现象，很多时候与信号的频率是否准确测量有着很大的关系，本文就对频率测量的重要性进行分析，希望能帮助大家进行更准确的测量。　　首先我们来看看为什么频率的测量对其他参数会造成如...

PLL 频率 2018-06-22

常用射频模块电路推荐布局方案

　　1 频综布局　　单频综布局。通常采取如图形状进行布局：左臂支为参考频率源及锁相环控制电路，右臂支为压控制振荡器(VCO)输出隔离放大电路。中部环状为锁相环(PLL)　　乒乓切换式频综布局，又叫音叉式布局：音叉的两臂为...

射频 PLL 2018-05-22

FPGA学习：PLL分频计数的LED闪烁实例

　　如图8.17所示，本实例将用到FPGA内部的PLL资源，输入FPGA引脚上的25MHz时钟，配置PLL使其输出4路分别为12.5MHz、25MHz、50MHz和100MHz的时钟信号，这4路时钟信号又分别驱动4个不同...

FPGA PLL 2018-04-27

希捷发布Multi-Actuator多读写臂技术：提高读写性能

　　随着大数据云计算的发展需求，大规模数据中心不仅对于硬盘容量的需求日增，对于硬盘读写性能的需求更为迫切。为了缓解这些压力，希捷Seagate发布了全新Multi-Actuator多读写臂电机技术，通过两组磁头独立读写的...

希捷 Multi-Actuator 2017-12-28

宽带低误差矢量幅度(EVM)直接变频发射机原理图

宽带低误差矢量幅度(EVM)直接变频发射机原理图-本电路为宽带直接变频发射机模拟部分的完整实现方案（模拟基带输入、RF输出）。通过使用锁相环（PLL）和宽带集成电压控制振荡器（VCO），本电路支持500 MHz至4.4 ...

VCO PLL 2017-10-31

利用可编程振荡器增强FPGA应用

利用可编程振荡器增强FPGA应用-可编程时钟振荡器用作FPGA系统的时序参考，可提供一系列优势。其中首要优势是为了实现时钟树优化而进行高分辨率频率选择时所带来的设计灵活性，另一个巨大优势是具有可以减少电磁干扰（EMI）的...

DLL PLL 2017-10-21

PLL和DLL：都是锁相环，区别在哪里？

PLL和DLL：都是锁相环，区别在哪里？-一般在altera公司的产品上出现PLL的多，而xilinux公司的产品则更多的是DLL，开始本人也以为是两个公司的不同说法而已，后来在论坛上见到有人在问两者的不同，细看下，原来...

锁相环 DLL 2017-10-13

PLL锁相环的特性、应用与其基本工作过程

PLL锁相环的特性、应用与其基本工作过程-PLL（Phase Locked Loop），也称为锁相环路（PLL）或锁相环，它能使受控振荡器的频率和相位均与输入参考信号保持同步，称为相位锁定，简称锁相。...

pll 锁相环 2017-10-11

PLL锁相环的基本结构及工作原理

PLL锁相环的基本结构及工作原理-PLL（Phase Locked Loop）：为锁相回路或锁相环，用来统一整合时脉讯号，使高频器件正常工作，如内存的存取资料等。PLL用于振荡器中的反馈技术。许多电子设备要正常工作，...

pll 锁相环 2017-10-11

如何满足复杂系统的高性能时序需求

　　时钟设备设计使用 I2C 可编程小数锁相环 (PLL)，可满足高性能时序需求，这样可以产生零 PPM(百万分之一)合成误差的频率。高性能时钟 IC 具有多个...

I2C PLL 2017-08-23

信号链基础知识#54 谁是音频时钟的“老板”，谁是主，谁又是从呢？

如果转换器为一个 I2S 从器件，则您必须通过相同源（如果转换器带有，则可以依靠内部 PLL），提供所有三个 I2S 时钟（MCK、BCK 和 LRCK）。...

I2S DSP 2017-06-03

如何根据数据表规格算出锁相环（PLL）中的相位噪声

　　也许你也会跟我一样认为典型数据表中的某些规格难以理解，这是因为其中涵盖了一些你不太熟悉的隐含惯例。对许多RF系统工程师而言，其中一种规格便是锁相环(PLL)中的相位噪声。当信号源被用作本机振荡器(LO)或高速时钟时，...

PLL VCO 2017-05-09

PLL回路滤波器设计的调整指南

　　假设您已经通过迭代信息传递相位边限和回路带宽在锁相环(PLL)上花费了一些时间。但遗憾地是，还是无法在相位噪声、杂散和锁定时间之间达成良好的平衡。感到泄气?想要放弃?等一下!你是否试过伽马优化参数?　　伽马优化参数　...

PLL 回路滤波器 2017-03-17

PLL回路滤波器设计的调整指南

PLL 滤波器 2017-03-08

【E问E答】模拟锁相环电路锁定检测问题解答

　　模拟锁相环电路锁定检测问题解答　　1.PLL锁定有那些检测方法，它们特点是什么?　　一种是最为简单的数字检测，它利用输入参考的分频信号与VCO反馈的分频信号，在PFD里鉴相的结果，通过连续结果时钟周期检测到鉴相的脉宽...

锁相环 PLL 2016-12-02

PLL振荡电路图

PLL振荡电路图...

PLL 振荡电路 2016-11-12

PLL陷波滤波器可以用于阻拦不需要的频率

经常有要阻挡某些频率信号的情况，其中最常见的是50Hz或60Hz的电力线工频。图1中的PLL陷波滤波器可以用于阻拦不需要的频率。IC1LM567C是一只音调解码器。C1、R1A和R1B等元件决定了IC1探测的频率F：F=...

PLL 陷波滤波器 2016-11-07

双环路时钟发生器可清除抖动并提供多个高频输出

随着数据转换器的速度和分辨率不断提升，对具有更低相位噪声的更高频率采样时钟源的需求也在不断增长。时钟输入面临的积分相位噪声(抖动)是设计师在设计蜂窝基站、军用雷达系统和要求高速和高性能时钟信号的其他设计...

PLL 双环路 2016-10-29

选择你的PLL锁定时间测量

时钟速度的提高和更严格的信号时序增加了对精准的高频模块的需求。PLL(锁相环)基于输入信号生成高频输出信号，是一种备受欢迎的用于产生高频信号的电路。当PLL参考时钟和PLL反馈时钟的频率和相位相匹配时，PLL则被称...

PLL 时间测量 2016-10-22

定时决定一切：如何使用部分 PLL 创建调制波形

我们可能都见到过需要随时间变化扫描频率的情况。如果您遇到这样的问题，可以考虑雷达等应用，在这类应用中发送的信号不仅可由目标反射回来，而且还能够与接收到的信号进行比较，如下图 1 所示。观察频率 (Df) 差异...

PLL 调制波形 2016-10-16

用于PLL/VCO和时钟IC供电的超低噪声线性调节器

宽带通信系统通常需要超低噪声调节器来为VCO和PLL供电。调节器还必须能够抑制其输入端出现的任何纹波。在一般系统中，交流输入转换为隔离式直流供电轨，例如-48 V直流。该供电轨继而转换为隔离式12 V系统轨，为通信...

超低噪声调节器 PLL 2016-10-16

如何为你的定时应用选择合适的基于PLL的振荡器

十几年前，频率控制行业推出了基于锁相环(PLL)的振荡器，这是一项开拓性创新技术，采用了传统晶体振荡器(XO)所没有的多项特性。凭借内部时钟合成器IC技术，基于PLL的XO可编程来支持更宽广的频率范围。这一突破消除了...

锁相环 PLL 2016-10-15

基于ADIsimPLL 3．1的锁相环环路滤波器设计

对锁相环环路滤波器进行简单分析，对ADIsimPLL 3．1模拟软件的功能特点做了简要介绍，并利用仿真软件对一款频率合成器的环路滤波器进行仿真设计，结果表明该软件在设计应用中方便快捷，能够帮助设计出满足指标要求且性能稳定...

环路带宽 PLL 2016-10-10

锁相环无法锁定，就该这样处理

　　在尝试将锁相环(PLL)锁定时，你是否碰到过麻烦?草率的判断会延长调试过程，调试过程变得更加单调乏味。根据以下验证通行与建立锁定的程序，调试过程可以变得非常简单。　　第1步：验证通信　　第一步是验证PLL响应...

锁相环 PLL 2016-09-12

【E问】锁相环的组成和工作原理介绍

　　1.锁相环的基本组成　　许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步，利用锁相环路就可以实现这个目的。　　锁相环路是一种反馈控制电路，简称锁相环(PLL)。锁相环的特点是：利用外部输入的...

锁相环 PLL 2016-05-19

使用具有精密相位控制的超宽带PLL/VCO替代YIG调谐振荡器硅片

　　RF和微波仪器(比如信号和网络分析仪)需使用宽带扫频信号来进行大多数基本测量。但宽带压控振荡器(VCO)通常会因最大限度扩大调谐范围所需的低Q和高KVCO(VCO的调谐灵敏度，单位：MHz/V)而具有最糟...

PLL VCO 2016-04-28

用于高频接收器和发射器的锁相环-第一部分

　　第一部分将重点介绍有关PLL的基本概念，同时描述基本PLL架构和工作原理，另外，我们还将举例说明PLL在通信系统中的用途。最后，我们将展示一种运用ADF4111频率合成器和VCO190-902T电压控制振荡器的实用P...

PLL 发射器 2016-04-28

基于RFFC2071的变频器设计

　　•目的　　结合 RFMD公司最新的高集成度 ,高线性 IC RFFC2071(包括宽带 VCO, PLL和泪频器)以及其他各类器件产品，为客户提供最优设计方...

VCO PLL 2016-02-25

ADI公司集成VCO的PLL频率合成器改善基站性能和无线服务质量

　　Analog Devices, Inc.，全球领先的高性能信号处理解决方案供应商，最近推出一款集成压控振荡器(VCO)的锁相环(PLL)频率合成器ADF4355，移动网络运营商利用它可改善蜂窝基站...

ADI PLL 2016-01-27

系统时钟源的比较选择及高性能PLL的发展趋势

　　本文分析了晶振模块和PLL合成器这两种主要的系统时钟源的特点，并重点阐述了PLL合成器相对于晶振模块的替代优势。　　在所有电子系统中，时钟相当于心脏，时钟的性能和稳定性直接决定着整个系统的性能。典型的系统时序时钟...

PLL 晶振 2016-01-19

改善分数分频锁相环合成器中的整数边界杂散状况

　　您曾设计过具有分数频率合成器的锁相环(PLL)吗?这种合成器在整数通道上看起来很棒，但在只稍微偏离这些整数通道的频率点上杂散就会变得高很多，是吧?如果是这样的话，您就已经遇到过整数边界杂散现象了 —&md...

VCO PLL 2015-10-27