标签 有限状态机技术社区

有限状态机

  在数字电路系统中,有限状态机是一种十分重要的时序逻辑电路模块,它对数字系统的设计具有十分重要的作用。   有限状态机是指输出取决于过去输入部分和当前输入部分的时序逻辑电路。一般来说,除了输入部分和输出部分外,有限状态机还含有一组具有“记忆”功能的寄存器,这些寄存器的功能是记忆有限状态机的内部状态,它们常被称为状态寄存器。在有限状态机中,状态寄存器的的下一个状态不仅与输入信号有关,而且还与该寄存器的当前状态有关,因此有限状态机又可以认为是组合逻辑和寄存器逻辑的一种组合。查看更多>>

  • 有限状态机资讯

从VHDL代码到真实硬件:设计有限状态机

初学者对有限状态机(FSM)的设计的认识

状态机 FSM 2017-10-13

基于Verilog HDL的RS-232串口通信在CPLD上的实现

硬件描述语言Verilog HDL设计进阶之:有限状态机的设计原理及其代码风格

基于Verilog的SMBus总线控制器的设计与实现

SMBus总线 Verilog 2017-06-05

基于FPGA与有限状态机的高精度测角系统的设计与实现

FPGA 有限状态机 2016-10-18
相关标签