RISC处理器技术社区-电子产品世界网

RISC处理器

　　RISC(精简指令集算法)处理器是经过硬件的精简只执行很有限的最常用的那部分指令的处理器。因为通过研究发现，只有大约 20%的指令是最常用的，把处理器能执行的指令数目减少到最低限度，对它们的执行进行优化，就可以极大地提高处理器的工作速度。一般来说，RISC 处理器比同等的 CISC 处理器要快 50%～75%，同时 RISC 处理器更容易设计和纠错。　　体：指令系统结构　　操作：简单　　数据：Load-Store结构，寻址方式简单　　编码：定长　　相：实现与使用方式　　简化硬件，提高主频　　指令流水线技术：寄存器操作容易解决相关编译技术　　用：性能及兼容性　　性能：每条指令周期数差不多，主频高，CPI高　　流水及多发射技术在提高性能的前提下不影响兼容性　　32位定长指令　　32个32位通用寄存器　　三寄存器操作数运算指令　　Load-Store指令，基址+偏移量寻址方式　　简单转移条件　　Delay-Branch　　1964年CDC公司推出的CDC 6600是第一台超级计算机，具备了RISC的一些基本特征　　CDC 6600的设计者认识到为了实现有效的流水技术，需要简化体系结构　　Load-Store结构　　记分板(Score-Boarding)动态流水线调度　　乱序执行(Out-of-Order)技术　　1976年的Cray-1向量机使用了与CDC 6600类似的想法　　Cray是CDC 6600的主要设计者之一　　上述简化结构以高效实现的想法在60-70年代没有受到小型机和微处理器设计者的重视　　1968年John Cocke在IBM的San Jose研究中心开始ASC(Advanced Scientific Computer)项目的研究　　基本思想是让编译器做更多的指令调度以减少硬件复杂度　　还提出了每个周期发射多条指令的思想　　ASC计划后来被取消，Cocke在1971年到Future System　　1975年Cocke到IBM的Yorktown研究中心开始研制IBM 801，801是最早开始设计的RISC处理器，Cocke获得了Eckert-Mauchly和Turing奖。查看更多>>

RISC处理器

详解嵌入式流媒体携带式系统的设计及改进

一个FPGA中现在可集成多少32位RISC处理器？

嵌入式流媒体携带式系统的设计及改进

基于TI的OMAP平台手持设备语音应用解决方案设计

一个针对FPGA的完全可配置嵌入式32位RISC处理器

嵌入式电脑/嵌入式工控机解决方案

基于AVR的智能节能插座设计方案

32位RISC处理器研究及实现.pdf

ARM指令集体系结构下的并行机制

《嵌入式C编程与Atmel AVR》

S3C44b0X文档中文

借助组合式电量计提升精度并缩减系统占用空间

实施可靠电源的途径

ADI家庭总线数据线供电解决方案

EEPW 2025 年度产业技术回顾与展望直播——机器人专场