- 这里只用一片集成电路块T065的触摸式开关。它小巧，功耗较低，适宜给晶体管收音机之类的小电流用电器作无触点开关。下图中为工作原理图。YF3和YF4以及C3、R3组成单稳态触发器。这种电路只有一个稳定状态。外加触发信
- 关键字：
电路图 开关 触摸式 TTL 单片
- 在FPGA设计中使用Precision RTL 综合实例,数字滤波器通常分成有限脉冲响应（finite impulse response，也就是FIR）和
无限脉冲响应（infinite impulse response，也就是IIR）两大类。FIR 滤波器相对
于IIR滤波器而言，优点是相位线性和性能稳定，应用范围广
- 关键字：
综合 实例 RTL Precision 设计 使用 FPGA
- 用来计算TTL集电极开路输出电路静态功耗的公式如下：其中：VT=上拉电阻的有效端接电压
R=端接电阻的有效值
VHI=高电平输出（通常等于VT）
VLO=低电平输出
VEE=输出晶体管的射极（或源极
- 关键字：
CMOS TTL 集电极开路 功耗
- Synopsys日前宣布，在其Galaxy设计实现平台中推出了最新的RTL综合工具Design Compiler 2010，它将综合和物理层实现流程增速了两倍。Design Compiler自1988年问世以来，随着工艺技术从1.5微米到32纳米的进步，而不断得到调整升级。而今时序与面积布线的优化已成为主要的挑战，最新版工具与时俱进，针对拓扑技术进行扩展，为Synopsys布局布线解决方案IC Compiler提供“物理层指引”;将时序和面积的一致性提升至5%的同时，还将IC
- 关键字：
Synopsys RTL 32纳米
- 全球领先的半导体设计、验证和制造的软件及知识产权(IP)供应商新思科技有限公司日前宣布：该公司在其Galaxy™设计实现平台中推出了最新的创新RTL综合工具Design Compiler 2010，它将综合和物理层实现流程增速了两倍。为了满足日益复杂的设计中极具挑战性的进度要求，工程师们需要一种RTL综合解决方案，使他们尽量减少重复工作并加速物理实现进程。为了应对这些挑战，Design Compiler 2010对拓扑技术进行扩展，为Synopsys旗舰布局布线解决方案IC Compile
- 关键字：
Synopsys Galaxy RTL
- 基本TTL反相器不难改变成为多输入端的与非门 。它的主要特点是在电路的输入端采用了多发射极的BJT ，如下图所示。器件中的每一个发射极能各自独立地形成正向偏置的发射结 ，并可促使BJT进人放大或饱和区。两个或多个发射极可以并联地构成一大面积的组合发射极。
- 关键字：
TTL 与非门电路 与非门 技术参数
- 全球领先的半导体设计、验证和制造软件及知识产权(IP)供应商新思科技公司与中国内地最大的芯片代工企业中芯国际集成电路制造有限公司日前宣布，将携手推出全新的65纳米RTL-to-GDSII参考设计流程4.0(Reference Flow 4.0)。作为新思科技专业化服务部与中芯国际共同开发的成果，该参考流程中增加了 Synopsys Eclypse™ 低功耗解决方案及IC Compiler Zroute布线技术，为设计人员解决更精细工艺节点中遇到的低功耗和可制造性设计(DFM)等问题提供更多
- 关键字：
中芯国际 65纳米 Galaxy RTL-to-GDSII参考设计流程4.0
- 2004年12月在一项由Synplicity公司委托的调查中，全世界超过20,000名开发者被询问关于他们的硬件辅助ASIC验证...
- 关键字：
FPGA ASIC NRE RTL
- 美国加州圣荷塞 2009年4月14日– 芯片设计解决方案供应商微捷码（Magma®）设计自动化有限公司（纳斯达克代码：LAVA）日前宣布，该公司面向先进集成电路的全芯片综合产品Talus® Design的最新版本正式面市。新版Talus® Design包括了一个增强的时序优化引擎、改善的内存使用效率以及先进的生产率改进，比如：创新性可用性、更为灵活的先进脚本语言以及领先的第三方可测性设计（DFT）产品支持。同时，Talus Design与Talus Vortex相结
- 关键字：
Magma RTL DFT Talus
- Maxim推出高压、高速MOSFET驱动器MAX15018/MAX15019，用于驱动高边和低边n沟道MOSFET。器件具有高端(HS)引脚，允许高达125V的输入电压，该指标优于竞争产品的105V电压。MAX15018/MAX15019与工业标准的HIP2100IB和HIP2101IB引脚兼容，理想用于必须承受100V或更高瞬态电压的电信电源产品中，保证足够的安全裕量。
MAX15018/MAX15019提供3A源出/吸入峰值电流，传输延迟仅为35ns (典型值)，驱动器之间能够保证2ns (
- 关键字：
Maxim MOSFET 驱动器 TTL
- 全球电子设计创新领先企业Cadence设计系统公司（纳斯达克: CDNS），今天宣布推出Cadence® C-to-Silicon Compiler，这是一种高阶综合产品，能够让设计师在创建和复用系统级芯片IP的过程中，将生产力提高10倍。C-to-Silicon Compiler中的创新技术成为沟通系统级模型之间的桥梁，它们通常是用C/C++ 和SystemC写成的，而寄存器传输级（RTL）模型通常被用于检验、实现和集成SoC。这种重要的新功能对于开发新型SoC和系统级IP，用于消费电子、无
- 关键字：
Cadence RTL SoC IP
- 全球电子设计创新企业Cadence设计系统公司(NASDAQ: CDNS)今天宣布面向Common Platform™技术的45纳米参考流程将于2008年7月面向大众化推出。Cadence®与Common Platform技术公司包扩IBM、特许半导体制造公司和三星联合开发RTL-to-GDSII 45纳米流程，满足高级节点设计需要。该参考流程基于对应Common Power Format（CPF）的Cadence低功耗解决方案，而且还包含来自Cadence的关键可制造性设计（De
- 关键字：
CADENCE Common Platform ARM RTL-to-GDSII 低功耗
-
1，TTL电平(什么是TTL电平)： 输出高电平>2.4V,输出低电平<0.4V。在室温下，一般输出高电平是3.5V，输出低电平是0.2V。最小输入高电平和低电平：输入高电平>=2.0V，输入低电平<=0.8V，噪声容限是0.4V。
2，CMOS电平： 1逻辑电平电压接近于电源电压，0逻辑电平接近于0V。而且具有很宽的噪声容限。
3，电平转换电路： 因为TTL和COMS的高低电平
- 关键字：
TTL CMOS 电平 嵌入式系统 单片机 嵌入式
- 集电极开路门，即OC门，是一种能够实现线逻辑的电路。OC与非门电路的特点是将原TTL与非门电路中的VT3管（见图1）集电极开路，并取消集成电极电阻。所以，使用OC门时，为保证电路正常工作，必须外接一只RL电阻与电源VCC相连，称为上拉电阻，如图2(a)所示。
图1 典型的TTL中速与非门电路
图2 集电极开路门电路
两个OC门电路并联在一起，可以完成“线与”逻辑功能，如图2(b)所示。由图知：输出F与输入A、B、C、D之间的逻辑关系为：
&n
- 关键字：
TTL 逻辑电路
rtl-ttl介绍
您好，目前还没有人创建词条rtl-ttl!
欢迎您创建该词条，阐述对rtl-ttl的理解，并与今后在此搜索rtl-ttl的朋友们分享。
创建词条
关于我们 -
广告服务 -
企业会员服务 -
网站地图 -
联系我们 -
征稿 -
友情链接 -
手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473
