首页  资讯  商机   下载  拆解   高校  招聘   杂志  会展  EETV  百科   问答  电路图  工程师手册   Datasheet  100例   活动中心  E周刊阅读   样片申请
EEPW首页 >> 主题列表 >> rtl-ttl

rtl-ttl 文章 进入rtl-ttl技术社区

数字电路一些常见问答

  •   熟悉一下数字电路一些问题,从细节入手,温故而知新。   1、什么是同步逻辑和异步逻辑,同步电路和异步电路的区别是什么?   同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。   电路设计可分类为同步电路和异步电路设计。同步电路利用时钟脉冲使其子系统同步运作,而异步电路不使用时钟脉冲做同步,其子系统是使用特殊的“开始”和“完成”信号使之同步。由于异步电路具有下列优点--无时钟歪斜问题、低电源消耗、平均效能而非最差效能、模块
  • 关键字: 数字电路  TTL  

数字电路设计入门之数字设计的任务和两项基本功

  •   这次我们讲一讲如何入门学习硬件描述语言和数字逻辑电路;学习数字逻辑电路,我推荐的一本书就是--《数字设计-原理与实践》,其他的深入点可以看看《完整数字设计》;而对于硬件描述语言呢?有两个原则,一个是买书的原则,一个是看书的原则。首先,你必须买两类书,一类是语法书,平常使用的时候可以查一查某些语法;一类是,对语言的使用的讲解和使用的方法(如何书写RTL,如何设计电路,如何调试代码,使用仿真器等);我用过一年的VHDL和两年的Verilog;作为过来人,我想介绍一些比较好的书给入门者,避免大家走弯路。
  • 关键字: Verilog  RTL  

CMOS和TTL集成门电路多余输入端处理方法

  •   本篇文章介绍了在逻辑IC中CMOS和TTL出现多余输入端的解决方法,并且对每种情况进行了较为详细的说明,希望大家能从本文得到有用的知识,解决输入端多余的问题。  CMOS门电路  CMOS门电路一般是由MOS管构成,由于MOS管的栅极和其它各极间有绝缘层相隔,在直流状态下,栅极无电流,所以静态时栅极不取电流,输入电平与外接电阻无关。由于MOS管在电路中是一压控元件,基于这一特点,输入端信号易受外界干扰,所以在使用CMOS门电路时输入端特别注意不能悬空。在使用时应采用以下方法:  与门和与非门电路  由
  • 关键字: CMOS  TTL  

什么是TTL电平、CMOS电平?两者的区别

  •   TTL电平信号对于计算机处理器控制的设备内部的数据传输是很理想的。COMS集成电路的许多基本逻辑单元都是用增强型PMOS晶体管和增强型NMOS管按照互补对称形式连接的,下面来说一下两者的区别。  什么是TTL电平  TTL电平信号被利用的最多是因为通常数据表示采用二进制规定,+5V等价于逻辑"1",0V等价于逻辑"0",这被称做TTL(晶体管-晶体管逻辑电平)信号系统,这是计算机处理器控制的设备内部各部分之间通信的标准技术。  TTL电平信号对于计算机处理器控制
  • 关键字: TTL  CMOS  

关于电路的那些常识性概念

  •   一.TTL  TTL集成电路的主要型式为晶体管-晶体管逻辑门(transistor-transistor logic gate),TTL大部分都采用5V电源。  1.输出高电平Uoh和输出低电平Uol  Uoh≥2.4V,Uol≤0.4V  2.输入高电平和输入低电平  Uih≥2.0V,Uil≤0.8V  二.CMOS  CMOS电路是电压控制器件,输入电阻极大,对于干扰信号十分敏感,因此不用的输入端不应开路,接到地或者电源上。CMOS电路的优点是噪声容限较宽,静态功耗很小。  
  • 关键字: TTL  CMOS  

【E课堂】数字电路中△ I噪声的产生与特点

  •   随着数字电路向高集成度、高性能、高速度、低工作电压、低功耗等方向发展,数字电路中的△I噪声正逐步成为数字系统的主要噪声源之一,因此研究△I噪声的产生过程与基本特点,对认识△I噪声特性进而抑制△I噪声具有实际意义。  反相器是数字设计的核心。本文从反相器入手,分析了TTL和CMOS中△I噪声的产生过程与基本特点。  1 △I噪声的产生  1.1 TTL中△I噪声的产生  TTL反相器的基本电路如图1所示。在稳定状态下,输出Vo分别为高电平VOH和低电平VOL时,电源提供的电流IH和I
  • 关键字: TTL  CMOS  

【E问E答】硬件设计的几个问题

  •   [问]:   1、电阻电容的封装形式如何选择,有没有什么原则?比如,同样是 104 的电容有 0603、0805 的封装,同样是 10uF 电容有 3216、0805、3528 等封装形式,选择哪种封装形式比较合适呢?   2、有时候两个芯片的引脚(如芯片A 的引脚 1,芯片B 的引脚 2)可以直接相连,有时候引脚之间(如A-1 和 B-2)之间却要加上一片电阻,如 22欧,请问这是为什么?这个电阻有什么作用?电阻阻值如何选择?   3、藕合电容如何布置?有什么原则?是不是每个电源引脚布置一片
  • 关键字: 封装  TTL   

【E课堂】电子基础-什么是负电压及如何产生

  •   本文主要介绍了什么是负电压及如何产生,希望对您的学习有所帮助。   1、电荷泵提供负压   TTL电平/232电平转换芯片(如,MAX232,MAX3391等)是最典型的电荷泵器件可以输出较低功率的负压。但有些LCD要求-24V的负偏压,则需要另外想办法。可用一片max232为LCD模块提供负偏压。TTL-in接高电平,RS232-out串一个10K的电位器接到LCM的VEE。这样不但可以显示, 而且对比度也可调。 MAX232是+5V供电的双路RS-232驱动器,芯片的内部还包含了+5V及&pl
  • 关键字: 负电压  TTL  

最简单的上下拉的问题

  •   本文介绍了上下拉电阻的作用、使用方法等问题。   重要信号线的上下拉问题   一般说来,不光是重要的信号线,只要信号在一段时间内可能出于无驱动状态,就需要处理。   比如说,一个CMOS门的输入端阻抗很高,没有处理,在悬空状况下很容易捡拾到干扰,如果能量足够甚至会导致击穿或者闩锁,导致器件失效。祈祷输入的保护二极管安全工作吧。如果电平一直处于中间态,那输出就可能是不确定的情况,也可能是上下MOS都导通,对器件寿命造成影响。   总线上当所有的器件都处于高阻态时也容易有干扰出现。因为这时读写控制
  • 关键字: CMOS  TTL  

一些常用的电平标准

  •   现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等,还有一些速度比较高的LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面简单介绍一下各自的供电电源、电平标准以及使用注意事项。   TTL:Transistor-Transistor Logic 三极管结构。   Vcc:5V;VOH>=2.4V;VOL<=0.5V;VIH>=2V;VIL<=0.8V。   因为2.4V与5V之间还有很大空闲
  • 关键字: TTL,CMOS  

CMOS和TTL集成门电路多余输入端的处理方法

  •   简介:CMOS和TTL集成门电路在实际使用时经常遇到这样一个问题,即输入端有多余的,如何正确处理这些多余的输入端才能使电路正常而稳定的工作?本文给出了解决这个问题的方法,供大家参考。   CMOS门电路   CMOS门电路一般是由MOS管构成,由于MOS管的栅极和其它各极间有绝缘层相隔,在直流状态下,栅极无电流,所以静态时栅极不取电流,输入电平与外接电阻无关。由于MOS管在电路中是一压控元件,基于这一特点,输入端信号易受外界干扰,所以在使用CMOS门电路时输入端特别注意不能悬空。在使用时应采用以下
  • 关键字: CMOS  TTL  

TTL与CMOS电路的区别

  •   简介:本文介绍了TTL电平和CMOS电平之间的区别以及使用注意事项等内容。   TTL:双极型器件,一般电源电压 5V,速度快(数ns),功耗大(mA级),负载力大,不用端多数不用处理。   CMOS:单级器件,一般电源电压 15V,速度慢(几百ns),功耗低,省电(uA级),负载力小,不用端必须处理。   CMOS 和 TTL 电平的主要区别在于输入转换电平。   CMOS:它的转换电平是电源电压的 1/2,因为 CMOS 的输入时互补的,保证了转换电平是电源电压的 1/2。   TTL:
  • 关键字: TTL  CMOS  

CMOS和TTL集成门电路多余输入端处理

  •   一、CMOS门电路   CMOS 门电路一般是由MOS管构成,由于MOS管的栅极和其它各极间有绝缘层相隔,在直流状态下,栅极无电流,所以静态时栅极不取电流,输入电平与外接电阻无关。由于MOS管在电路中是一压控元件,基于这一特点,输入端信号易受外界干扰,所以在使用CMOS门电路时输入端特别注意不能悬空。在使用时应采用以下方法:   1、与门和与非门电路:由于与门电路的逻辑功能是输入信号只要有低电平,输出信号就为低电平,只有全部为高电平时,输出端才为高电平。而与非门电路的逻辑功能是输入信号只要有低电平
  • 关键字: CMOS  TTL  

TTL和CMOS电平总结

  •   简介:本文总结了TTL和CMOS电平的特点、使用方式等内容 。   1,TTL电平(什么是TTL电平):   输出高电平>2.4V,输出低电平<0.4V。在室温下,一般输出高电平是3.5V,输出低电平是0.2V。最小输入高电平和低电平:输入高电平>=2.0V,输入低电平<=0.8V,噪声容限是0.4V。   特点:   1.CMOS是场效应管构成,TTL为双极晶体管构成   2.COMS的逻辑电平范围比较大(5~15V),TTL只能在5V下工作   3.CMOS的高
  • 关键字: TTL  CMOS  

FPGA入门者必读宝典:详述开发流程每一环节的物理含义和实现目标

  •   要知道,要把一件事情做好,不管是做哪们技术还是办什么手续,明白这个事情的流程非常关键,它决定了这件事情的顺利进行与否。同样,我们学习FPGA开发数字系统这个技术,先撇开使用这个技术的基础编程语言的具体语法、使用工具和使用技巧不谈,咱先来弄清楚FPGA的开发流程是什么。   FPGA的开发流程是遵循着ASIC的开发流程发展的,发展到目前为止,FPGA的开发流程总体按照图1进行,有些步骤可能由于其在当前项目中的条件的宽度的允许,可以免去,比如静态仿真过程,这样来达到项目时间上的优势。但是,大部分的流程步
  • 关键字: FPGA  RTL  
共97条 3/7 « 1 2 3 4 5 6 7 »
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案:1101082052    京公网安备11010802012473