- BiSS协议是一种高速同步串行通信协议，使用BiSS协议的编码器有利于提高伺服控制系统的动态性能，在高精度绝对式编码器中应用广泛。本文在分析BiSS协议数据帧特点的基础上，利用FPGA设计了BiSS协议编码器解码器，采集了BiSS协议编码器位置数据和总线波形，通过与DSP联合使用，基于BiSS协议编码器对永磁同步电机的动态性能进行了验证，结果表明该设计的合理性。
- 关键字：
BiSS FPGA 编码器 DSP 202108
- 5G通信的主要特征包括“高速率、大带宽”，为了满足高速率、大带宽数据的传输要求，需要一种存储技术对数据进行存储。本文就存储技术结合DDR4协议，设计了一种DDR4传输机制，本研究采用高性能的XCVU9P系列的FPGA芯片作为控制芯片，使用其内部自带的DDR4 SDRAM（MIG）IP核进行例化核设计。经过验证，实现在250 MHz时钟下对DDR4 SDRAM的读/写操作，数据无丢失，能够保证高速率、大带宽数据正常传输，该传输机制具有良好的可靠性、适用性及有效性。
- 关键字：
DDR4 高速率 大带宽 FPGA 202108
- 针对5G毫米波通信宏基站、微基站等设备的研发、生产、预认证、维修保障等测试需求，设计一款可应用于“5G新基建”通信设备产业链多环节所需仪表的高效多速率信号接收机处理模块。采用先进的并行多相滤波技术和任意速率比FFT处理技术，基于FPGA算法平台实现毫米波5G接收机多路信号接收时域/频域并行变速率处理逻辑电路，提高5G复杂波形接收机信号解析的实时性。实验结果表明，该电路能高效完成5G复杂波形接收机信号的时域/频域解析，适合作为毫米波5G接收机多速率数据处理实施方案，满足毫米波5G接收机的功能设计要求。
- 关键字：
FPGA 5G 毫米波 接收机 202105
- AD7403是一种Σ-Δ型模数转换器，广泛应用于需要电气隔离的伺服控制电机相电流采集场合。EG4A20BG256是一种国产FPGA，适用于伺服控制系统信号采集﹑接口扩展等应用场景。本文基于EG4A20BG256 FPGA设计了AD7403模数转换器接口电路，采集永磁同步电机相电流，并与伺服控制电路内霍尔电流传感器和DSP采样结果进行了对比。结果表明，EG4A20BG256 FPGA可以通过AD7403模数转换器实现对永磁同步电机相电流的准确采集。
- 关键字：
AD7403 EG4A20BG256 FPGA DSP 永磁同步电机 202105
- 设计并实现了一种BD/GPS卫星导航信号多通道隔离转换测量显示系统。该系统将一路输入的BD/GPS信号通过功分器转换为等量的四路隔离输出信号，经FPGA解析后实时显示在电脑屏幕上，为BD/GPS信号的使用提供直观的数据基础。
- 关键字：
BD/GPS FPGA 功分器 隔离 202107
- 摘要：针对目前BiSS协议编码器数据读取多采用FPGA实现的实际情况，文中介绍一种基于XMC4500微控制器的BiSS协议编码器数据读取实现方案。采用该方案，可将使用BiSS协议编码器的伺服系统控制电路常用的DSP+FPGA双控制器架构方式简化为XMC4500单控制器方式，在一定程度上降低了硬件成本和开发难度。用该方案采集BiSS协议编码器数据的实物平台，使用LabVIEW显示对读取的数据，并与电机自带增量编码器值进行对比，同时记录BiSS协议编码器实际数据波形图，结果表明，该方案具有较高的采样速率和较好
- 关键字：
202106 BiSS XMC4500 DSP FPGA LabVIEW
- 随着移动通信的高速发展，5G NR通信已经进入我们的日常生活，5G系统对信息传输制订了全新标准，基于5G NR的小区搜索相对于长期演进（LTE）而言，对同步信号进行了重新定义。文章详细分析了5G NR系统的主辅同步信号（PSS&SSS），对其新增内容进行了研究，提出了适用于5G NR系统的小区搜索算法，使用MATLAB软件对该算法的性能进行了仿真分析，最后在FPGA上实现开发应用。
- 关键字：
5G NR FPGA 小区搜索 PSS SSS 202105
- 边缘运算主要包含以下四个部分，低时延、AI算力、低功耗以及安全和保密，这四者是边缘自主非常重要的组成部分，也是边缘区别于工业和IoT的一个主要特点，也就是用运算资源来支持边缘的自主，使它能够独立于云端。 赛灵思Versal AI Edge系列资深产品线经理 Rehan Tahir赛灵思Versal AI Edge系列高级产品线经理Rehan Tahir指出，当赛灵思在2018年引入Versal ACAP的时候，首先推出的是Versal Core和Prime系列，用于云端和网络，然后推出了Vers
- 关键字：
赛灵思 FPGA ADAS
- 随着通信技术的快速发展，5G已经正式商用，5G的6G以下波段对传输有很高的要求，在6G以上的毫米波段要求的信号带宽更大，数据传输速率更高，高速大带宽信号要求基带信号处理的速度将大大增加，对极高速数据流的实时处理和解析使测试变得更加困难，本文主要是研究与设计毫米波基带数据的传输与实现：前端DA的研究与设计、传输链路的FPGA实现以及毫米波数据的DSP接收处理过程，最后把实现流程成功应用到5G测试仪表之中，验证了设计的正确性。
- 关键字：
202104 毫米波 FPGA 基带数据 DSP
- 作为第四任赛灵思的CEO，上任三年多的Victor Peng在交易后首次面对中国的媒体时，除了总结自己上任三年来的成绩之外，更是重点的回应了对合并后企业的愿景
- 关键字：
赛灵思 FPGA AMD
- 引言：本文我们简单介绍下Xilinx FPGA管脚物理约束，包括位置（管脚）约束和电气约束。管脚位置约束： set_property PAKAGE_PIN “管脚编号” ［get_ports “端口名称”］管脚电平约束： set_property IOSTANDARD “电压” ［get_ports “端口名称”］举例：set_property IOSTANDARD LVCMOS33 ［get_ports sys_clk］set_property IOSTANDARD LVCMOS33
- 关键字：
xilinx fpga
- 本设计基于FPGA硬件平台实现了对一个区域场景的入侵检测与追踪识别，对检测到的运动物体作出人与动物的区分，能够通过无线方式发送警报，且系统检测具有较高的鲁棒性。本系统以FPGA为核心单元，主要由五个模块构成：OV5640摄像头模块，DDR3数据储存模块、图像数据处理模块、蜂鸟E203 RISC-V SoC片上系统。系统整合与调试结果显示，本设计在FPGA上采用了合适的算法搭建系统，能对视频图像中的运动目标进行实时、准确的识别与追踪。
- 关键字：
Robei FPGA 动态目标追踪 实时图像处理 背景差分法 202103
- 尺寸与性能是微显示系统的重要衡量指标，为了实现微显示系统的小尺寸与高性能，通过对视频图像数据的实时处理计算，实现图像的动态子像素融合，在FPGA上实现了电路，配合显示芯片完成视频图像显示。点屏的对比效果显示，在节省了FPGA中74%存储资源的同时提高了显示芯片接近四倍的显示分辨率，等效到显示系统中能减少80%的芯片面积。这种微显示系统同时解决了微型化与高分辨率的技术难关，非常适合应用于微显示相关领域。
- 关键字：
微显示系统 微显示芯片 分辨率 子像素融合 FPGA 202103
- 与普通的 NIC 不同，SmartNIC 将会对 PCIe 总线提出更高的要求。CXL 和 CCIX 等第五代 PCIe 和协议在此背景下应运而生。不久之后，我们将能共享一致性存储器、高速缓存，并建立多主机点对点连接。 正文：过去三十年间，基于服务器的计算历经多次飞跃式发展。上世纪 90 年代，业界从单插槽独立服务器发展到服务器集群。紧接着在千禧年，产业首次看到双插槽服务器，再后来，多核处理器也问世了。进入下一个十年，GPU 的用途远远超出了处理图形的范畴，我们见证了基于FPGA的加速器卡的兴起
- 关键字：
PCIe 5 FPGA 赛灵思
fpga介绍
FPGA是英文Field－Programmable Gate Array的缩写，即现场可编程门阵列，它是在PAL、GAL、EPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
FPGA采用了逻辑单元阵列LCA（Logic Cell Array）这样一个新概念，内部包括可 [
查看详细 ]
关于我们 -
广告服务 -
企业会员服务 -
网站地图 -
联系我们 -
征稿 -
友情链接 -
手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473
