首页　 资讯　 商机 　 下载　 拆解 　 高校　 招聘 　 杂志　 会展　 EETV　 百科 　 问答　 电路图　 工程师手册 　 Datasheet　 100例 　 活动中心　 E周刊阅读 　 样片申请
EEPW首页 >> 主题列表 >> fpga+arm

fpga+arm 文章 进入fpga+arm技术社区

实验18：秒表计数器

  • 实验目的（1）熟悉和掌握FPGA开发流程和Lattice Diamond软件使用方法；（2）通过实验理解和掌握计数器原理；（3）掌握用Verilog HDL数据流和行为级描述寄存器单元的方法。实验任务设计简单秒表(60进制），并要求带启动、复位、暂停功能。实验原理如下所示，秒表（60进制）即显示从00到59循环跳转计数。并且通过开关设置，达到复位至00，任意时刻暂停和启动的功能。我们通过将开发板的12M晶振分频（参考分频程序）出1Hz的计时频率，实现秒钟的效果。将clk_1s的上升沿作为触发信号计时。通过
  • 关键字： 秒表计数器  FPGA  Lattice Diamond  Verilog HDL  

实验17：分频器

  • 实验目的（1）熟悉和掌握FPGA开发流程和Lattice Diamond软件使用方法；（2）通过实验理解和掌握分频器原理；（3）学习用Verilog HDL行为级描述时序逻辑电路。实验任务设计一个任意整数分频器。实验原理时钟信号的处理是FPGA的特色之一，因此分频器也是FPGA设计中使用频率非常高的基本设计之一。一般在FPGA中都有集成的锁相环可以实现各种时钟的分频和倍频设计，但是通过语言设计进行时钟分频是最基本的训练，在对时钟要求不高的设计时也能节省锁相环资源。在本实验中我们将实现任意整数的分频器，分频
  • 关键字： 分频器  FPGA  Lattice Diamond  Verilog HDL  

实验16：扭环形计数器

  • 实验目的（1）熟悉和掌握FPGA开发流程和Lattice Diamond软件使用方法；（2）通过实验理解和掌握扭环形计数器原理；（3）学习用Verilog HDL行为级描述时序逻辑电路。实验任务设计一个右移扭环形计数器。实验原理将移位寄存器的输出非q0连接到触发器q3的输入，这样就构成了一个扭环形计数器。初始化复位时，给q0一个初值0000，则在循环过程中依次为：000010001100111011110111001100010000。Verilog HDL建模描述用行为级描述右移扭环形计数器程序清单tw
  • 关键字： 扭环形计数器  FPGA  Lattice Diamond  Verilog HDL  

Arm再上市——被偷走的也许不只是7年

  • 如果Arm一直没有退市，作为占据IP授权营收市场40%以上的绝对领导者，Arm现在公司市值绝对不是600亿美元，从这个角度讲，Arm从退市到再次上市的过程中，真的是被偷走了7年发展的黄金时间。
  • 关键字： Arm  MCU  处理器  

用FPGA构建边缘AI推理应用很难？这样做，变简单！

  • 对于希望在边缘的推理处理器上实施人工智能 (AI) 算法的设计人员来说，他们正不断面临着降低功耗并缩短开发时间的压力，即使在处理需求不断增加的情况下也是如此。现场可编程门阵列 (FPGA) 为实施边缘AI所需的神经网络 (NN) 推理引擎提供了特别有效的速度和效率效率组合。然而，对于不熟悉 FPGA 的开发人员来说，传统FPGA的开发方法可能相当复杂，往往导致他们去选择不太理想的解决方案。本文将介绍来自Microchip Technology的一种比较简单的方法。通过这种方法，开发人员可以使用FPGA和软
  • 关键字： DigiKey  FPGA  边缘AI  

实验15：环形计数器

  • 实验目的（1）熟悉和掌握FPGA开发流程和Lattice Diamond软件使用方法；（2）通过实验理解和掌握环形计数器原理；（3）学习用Verilog HDL行为级描述时序逻辑电路。实验任务设计一个4位右循环一个1的环形计数器。实验原理将移位寄存器的输出q0连接到触发器q3的输入，并且在这4个触发器中只有一个输出为1，另外3个为0，这样就构成了一个环形计数器。初始化复位时，给q0一个置位信号，则唯一的1将在环形计数器中循环移位，每4个时钟同期输出一个高电平脉冲。Verilog HDL建模描述用行为级描述
  • 关键字： 环形计数器  FPGA  Lattice Diamond  Verilog HDL  

实验14：移位寄存器

  • 实验目的（1）熟悉和掌握FPGA开发流程和Lattice Diamond软件使用方法；（2）通过实验理解和掌握移位寄存器原理；（3）学习用Verilog HDL行为级描述时序逻辑电路。实验任务本实验的任务是设计一个7位右移并行输入、串行输出的移位寄存器。实验原理如果将多个触发器级联就构成一个多位的移位寄存器，如下图所示，是以4位移位寄存器为例的逻辑电路图，其中的LD/SHIFT是一个置数/移位控制信号。当LD/SHIFT为1时，在CP作用下，从输入端A、B、C、D并行接收数据；当LD/SHIFT为0时，在
  • 关键字： 移位寄存器  FPGA  Lattice Diamond  Verilog HDL  

实验13：JK触发器

  • 实验目的（1）熟悉和掌握FPGA开发流程和Lattice Diamond软件使用方法；（2）通过实验理解和掌握JK触发器原理；（3）学习用Verilog HDL语言行为机描述方法描述JK触发器电路。实验任务本实验的任务是设计一个JK触发器实验原理带使能端RS锁存器的输入端R=S=1时，锁存器的次态不确定，这一因素限制了其应用。为了解决这个问题，根据双稳态元件两个输出端互补的特点，用Q和非Q反馈控制输入信号，并用J代替S,用K代替R,构成了J-K锁存器。Verilog HDL建模描述用行为级描述实现的带异步
  • 关键字： JK触发器  FPGA  Lattice Diamond  Verilog HDL  

实验12：边沿触发的D触发器

  • 实验目的（1）熟悉和掌握FPGA开发流程和Lattice Diamond软件使用方法；（2）通过实验理解和掌握D触发器原理；（3）学习用Verilog HDL语言行为机描述方法描述D触发器电路。实验任务本实验的任务是描述一个带有边沿触发的同步D触发器电路，并通过STEP FPGA开发板的12MHz晶振作为触发器时钟信号clk，拨码开关的状态作为触发器输入信号d，触发器的输出信号q和~q，用来分别驱动开发板上的LED，在clk上升沿的驱动下，当拨码开关状态变化时LED状态发生相应变化。实验原理从D触发器的特
  • 关键字： D触发器  FPGA  Lattice Diamond  Verilog HDL  

实验11：RS触发器

  • 实验目的（1）熟悉和掌握FPGA开发流程和Lattice Diamond软件使用方法；（2）通过实验理解和掌握RS触发器原理；（3）学习用Verilog HDL语言行为级描述方法描述RS触发器电路。实验任务本实验的任务是描述一个RS触发器电路，并通过STEP FPGA开发板的12MHz晶振作为触发器时钟信号clk，拨码开关的状态作为触发器输入信号S,R，触发器的输出信号Q和非Q，用来分别驱动开发板上的LED，在clk上升沿的驱动下，当拨码开关状态变化时LED状态发生相应变化。实验原理基本RS触发器可以由两
  • 关键字： RS触发器  FPGA  Lattice Diamond  Verilog HDL  

实验10：七段数码管

  • 1. 实验目的（1）熟悉和掌握FPGA开发流程和Lattice Diamond软件使用方法；（2）通过实验理解和掌握数码管驱动；（3）学习用Verilog HDL描述数码管驱动电路。2. 实验任务在数码管上显示数字。3. 实验原理数码管是工程设计中使用很广的一种显示输出器件。一个7段数码管（如果包括右下的小点可以认为是8段）分别由a、b、c、d、e、f、g位段和表示小数点的dp位段组成。实际是由8个LED灯组成的，控制每个LED的点亮或熄灭实现数字显示。通常数码管分为共阳极数码管和共阴极数码管，结构如下图
  • 关键字： 七段数码管  FPGA  Lattice Diamond  Verilog HDL  

Microchip FPGA采用量身定制的PolarFire FPGA和SoC解决方案协议栈

  • 为智能边缘设计系统正面临前所未有的困难。市场窗口在缩小，新设计的成本和风险在上升，温度限制和可靠性成为双重优先事项，而对全生命周期安全性的需求也在不断增长。要满足这些同时出现的需求，需要即时掌握特殊技术和垂直市场的专业知识。没有时间从头开始。Microchip Technology Inc.（美国微芯科技公司）今日宣布在其不断增长的中端FPGA和片上系统（SoC）支持系列产品中增加了九个新的技术和特定应用解决方案协议栈，涵盖工业边缘、智能嵌入式视觉和边缘通信。Microchip FPGA业务部战略副总裁S
  • 关键字： Microchip  FPGA  PolarFire  协议栈  

英特尔计划将可编程解决方案事业部作为独立业务运营

  • 英特尔公司宣布计划拆分旗下的可编程解决方案事业部（PSG），将其作为独立业务运营。这一决定将赋予PSG所需的自主性和灵活性，以全面加速其发展，并更有力地参与FPGA行业的竞争，并广泛服务于包括数据中心、通信、工业、汽车和航空航天等领域在内的多个市场。英特尔还宣布，英特尔执行副总裁Sandra Rivera将担任PSG部门的首席执行官，同时Shannon Poulin将担任首席运营官。在英特尔的持续支持下，PSG部门的独立运营预计将于2024年1月1日开始。英特尔预计在发布2024年第一季度财报时，将PSG
  • 关键字： 英特尔  PSG  FPGA  

美股周五：芯片龙头股普遍上涨，AMD涨幅超过4%，台积电、英伟达、ARM等涨幅超过2%

  • 10月7日消息，美国时间周五，美股收盘主要股指全线上涨。投资者评估了美国9月份就业报告，该报告显示美国就业岗位大幅增加，工资增长压力放缓。道琼斯指数收于33407.58点，上涨288.01点，涨幅0.87%；标准普尔500指数收于4308.50点，涨幅1.18%；纳斯达克指数收于13431.34点，涨幅1.60%。大型科技股普遍上涨，Meta涨幅超过3%，谷歌、微软和奈飞涨幅超过2%，苹果和亚马逊涨幅超过1%。芯片龙头股普遍上涨，AMD涨幅超过4%，台积电、英伟达、ARM等涨幅超过2%。新能源汽车热门股普
  • 关键字： 芯片龙头股  AMD  台积电  英伟达  ARM  

AMD Kria K24 SOM加速工业及商业电机控制应用创新

  • 电机控制系统无处不在，据统计电机控制消耗了全球工业能源总用量的70%。随着电机系统变得更加精密复杂，提供各种速度能力，并且越来越多采用新材料设计，包括碳化硅和氮化镓来提升效率与性能，同时还能够降低能耗。新的现代电机需要先进的电机驱动系统来控制这些电机，这样才能使其扭矩、速度以及应变速达到最大，同时还能使能耗降到最低。电机驱动系统主要是有三个要素，第一是驱动器，第二是供电部分，第三是电机本身。因此专家也表示，提高电机的效率将对全球用电量产生显著的积极影响。提高这些应用的效率够使能耗降低15%到40%。所以，
  • 关键字： AMD  Kria K24  SOM  电机控制  FPGA  
共10177条 26/679 |‹ « 24 25 26 27 28 29 30 31 32 33 » ›|

fpga+arm介绍

您好，目前还没有人创建词条fpga+arm!
欢迎您创建该词条，阐述对fpga+arm的理解，并与今后在此搜索fpga+arm的朋友们分享。    创建词条

fpga+arm电路

更多

fpga+arm相关帖子

更多

fpga+arm资料下载

更多

fpga+arm专栏文章

更多

热门主题

树莓派    linux   
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案：1101082052    京公网安备11010802012473