随着应用需求不断变化，叠加人工智能快速兴起，计算领域迎来全新变革。如今，算力高低不再单纯由时钟频率和通用处理器决定。传统处理器能效日渐触顶，性能提升空间急剧收窄。为此，设计人员开始转向专用芯片与硬件加速器，针对特定任务定制硬件电路，从而实现高速运算。这类经过深度定制的硬件模块，专为执行专属任务设计，也是技术发展到当前阶段、应对各类严苛限制下的必然选择。本文将带你快速了解硬件加速器的定义、原理以及实现方式。 硬件加速器的兴起在过去，提升芯片性能主要依靠提高时钟频率和增加并行运算能力。处理器主频实现
关键字：
硬件加速器
HLS
RTL
FPGA
ASIC
片上存储
开源软件如今无处不在：Linux 是全球服务器与超级计算机的主流操作系统，WordPress 更是支撑着超四成的网站平台，此外还有众多知名开源项目。开源硬件自 20 世纪 90 年代末便已出现，但其关注度与普及度远不及开源软件。初创企业 zeroRISC 创始人兼首席执行官多米尼克・里佐希望改变这一现状。近日，全球安全标准非营利联盟 GlobalPlatform 正式推出Pavona开源硬件生态，里佐担任该生态理事会主席。Pavona 旨在通过模块化、标准化与可信赖的硬件组件，推动开源硬件落地至各类场景，
关键字：
Pavona
开源硬件
OpenTitan
软件信任根
FPGA
近日，在安谋科技Tech Talk AI技术开放麦第二期活动中，NPU高级产品经理Benjamin Ye围绕“周易”X3 NPU IP R2版本升级进行了主题分享，详细介绍了R2版本在算力与算力密度方面的显著提升，并结合“周易”X3智能座舱、AI推理加速芯片及新兴市场等多个领域的落地案例，系统展示了“周易”X3系列NPU的最新进展与广泛应用。 1、最高算力翻倍、算力密度提升超70%据Benjamin Ye介绍，“周易”X3 R2版本相较R1最高算力翻倍，针对W4A8、W4A16主流大模型量化精度
关键字：
安谋科技
周易”X3 NPU IP R2
为深度聚焦新一代高端FPGA与PSoC、人工智能和新一代存储技术三大核心方向，拟成立集成电路工程技术融合创新中心。5月12日，复旦微电发布公告称，为深度聚焦新一代高端FPGA与PSoC、人工智能和新一代存储技术三大核心方向，公司拟与复旦大学、国盛投资签署三方协议，共建“复旦大学集成电路工程技术融合创新中心”一期项目，实现在技术创新、人才培养和成果转化等方面的合作共赢。此次合作期限为协议生效后60个月（5年），复旦微电将向技术中心提供不超过10亿元合作经费，涵盖项目启动费、研发经费等，资金纳入公司年度研发预
关键字：
复旦微电
FPGA
PSoC
AI
鹏城五月，创新不止，2026年安路科技AEC FPGA技术沙龙首站将落地深圳，聚焦前沿技术，探讨应用落地新方向。米尔作为领先的嵌入式处理器模组厂商，将携安路FPGA核心板和开发板亮相，诚邀您莅临现场共同探讨和交流。我们诚挚邀请您莅临现场，共话未来图景。● 会议时间：2026年5月13日● 会议地点：深圳深铁塘朗君璞酒店现场活动：为回馈广大开发者长期以来的支持，米尔电子将在本次展会现场举办福利活动，限时免费赠送15套MYD-YM90G开发板。诚邀各位行业伙伴与
关键字：
米尔
安路科技
FPGA
简介更高效、更紧凑，这是快节奏的电子世界对电源解决方案提出的日益增长的需求。在电源技术进步的同时，工程师们不断寻求简化设计、减少占板空间并加快开发过程的方法。MPS 提供了极为广泛的电源模块产品组合，并将功率级、控制环路和电感集成在单个 SMD 封装中（见图 1），满足了设备对电源不断增长的高要求。 图1: MPS电源模块本文探讨集成型电源模块相对于传统分立 DC/DC 电源具有的诸多优势。简化设计并减少占板空间通过集成功率级、控制环路和电感，MPS 电源模块能够提供无可比拟的功率密度。利用MP
关键字：
集成电源模块
MeshConnect
COT控制
AVP瞬态优化
EMI
FPGA
MPM
DC/DC
电源模块封装
近日，全球最大专注于FPGA解决方案的提供商Altera宣布，正式推出FPGA AI套件 26.1.1 版本，完成其 AI 软件平台的重要升级。FPGA AI套件旨在简化并加速已训练 AI 模型在 FPGA 芯片上的部署落地，为机器人、实时自主设备等物理AI系统相关的边缘 AI 应用提供核心支撑。最新的 26.1.1 版本引入了全新的编译器技术，采用 AI 模型空间映射架构，可实现媲美ASIC的优化 AI 推理性能，同时有效控制研发成本，支持业务负载灵活迭代与再次编程，并保障基于 FPGA 架构的确定性和
关键字：
Altera
FPGA
AI套件
物理AI
人工智能正以远超监管规则的速度渗透整个半导体生态，IP 盗窃、安全漏洞风险急剧上升，且缺乏有效防范手段。从嵌入 EDA 流程的基础模型，到影响设计、验证与物理实现的智能体系统，AI 正在重塑芯片开发方式与风险引入路径。尽管业界普遍认同 AI 治理的必要性，但现有举措碎片化、解读不统一、重意图而轻可衡量结果。简单说：当前治理严重不足，传统监管方式已落后，且难以追上创新步伐。一、AI 治理：缺失的 “护栏”Dana Neustadter（新思科技）：“AI 治理需要指导原则、法规、政策与框架流程，引导负责任的
关键字：
无防护
构建 AI
半导体生态
标准分裂
IP 泄露
运行时保障危机
当开发者想要榨干某一算法的极限性能、且软件优化手段已全部用尽时，可以通过软硬件功能重新划分对任务进行硬件加速。借助 FPGA，无需更换处理器、也无需改动电路板级设计，就能轻松将软件模块替换为硬件模块。本文将讲解如何利用 FPGA 对算法实现硬件加速。可定制指令集的可配置处理器架构图 1：带自定义指令的可配置处理器架构基于 FPGA 的硬件加速简介低成本可编程逻辑器件在嵌入式系统中的应用越来越普遍，让设计人员无需大幅改动处理器与硬件板卡，就能提升系统性能。可编程逻辑可将计算密集型函数转化为硬件加速器。从软件
关键字：
算法
硬件加速
FPGA
市场压力与设计挑战面对激烈的市场竞争，嵌入式系统设计人员必须重新评估开发流程。系统复杂度持续提升，同时在性能、功耗与空间方面的约束却愈发严苛。不断迭代的行业标准、新兴市场以及多变的行业趋势，要求设计流程具备高度灵活性，能够快速适配变化。设计人员需要开发更复杂的系统，并快速推出全新产品或衍生型号产品。尽管这些需求看似意味着需要投入更多开发时间与资源，但产品上市窗口期却在不断收窄，研发团队必须在更短周期内交付更先进、更灵活的系统方案。同时，成本预算限制往往迫使团队精简人员与投入，而非扩充规模。想要获得市场成功
关键字：
ARM
系统集成
FPGA
片上系统
近日，奎芯科技自主研发的LPDDR5X PHY IP在8nm工艺上顺利完成流片验证。实测不仅稳定达到9600Mbps速率，更超频跑通10.8Gbps，展现出在先进工艺节点上挑战极致带宽的非凡能力，为高性能计算、AI边缘计算等场景提供了高性价比的内存接口方案。满血性能：从标准到巅峰的跨越2-rank DRAM测试子板挂载方案本次流片验证采用了挂载2-rank DRAM测试子板的方案，全面覆盖了从低速到极速的工作场景。满血达标：该IP在1000Mbps至9600Mbps的速率范围内实现了DLL的精准锁定。极致
关键字：
奎芯科技
LPDDR5X
IP
硅验证
9600Mbps
FPGA 原型验证与硬件仿真，几乎同时起源于用可重构硬件实现数字设计的需求，而这一切得益于 FPGA 的诞生。但从一开始，两者的驱动目标就截然不同：硬件仿真：为应对设计复杂度而生，解决纯软件仿真无法验证百万门级芯片的问题，强调可控性与深度调试。FPGA 原型验证：为追求速度与真实运行而生，目标是在流片前高速运行设计，支撑软件开发、系统验证与真实业务负载。几十年来，二者长期处于平行世界，不仅技术目标不同，更有不同的工程思维与文化。如今，在市场与软件定义系统的推动下，两者已不再孤立，共同归入硬件辅助验证（HA
关键字：
FPGA
原型验证
硬件仿真
近日，全球最大专注于FPGA解决方案的提供商Altera宣布，将其Agilex®、MAX® 10和Cyclone® V FPGA系列的产品生命周期支持延长至2045年。此举彰显了Altera作为独立FPGA解决方案提供商专注客户长期需求、保障供应链稳定性，以及持续为基于FPGA的关键任务应用提供支持的坚定策略。此次延长生命周期支持的举措，进一步巩固了Altera对工业、通信、航空航天、医疗和交通等领域的客户构建长生命周期系统的坚定承诺。在这些市场中，半导体平台需要保证数十年的可用性和持续支持。通过这一举措
关键字：
Altera
FPGA
SiFive 完成超额认购的 G 轮融资，募资 4 亿美元，由 Atreides Management 领投，英伟达参投，正式加速进军数据中心 CPU IP 领域。本轮融资后，这家总部位于圣克拉拉的公司估值达36.5 亿美元。据路透社报道，CEO 帕特里克・利特尔表示，本轮融资有望成为其 IPO 前最后一轮私募融资。融资用途与数据中心战略SiFive 表示，新资金将用于三大方向：加速下一代高性能数据中心架构研发扩大工程团队深化其 CPU 平台的软件栈建设具体投入领域包括：高性能标量、向量、矩阵 RISC-
关键字：
SiFive
数据中心
CPU
IP
我供职于一家 RISC‑V IP 公司晶心科技（Andes)，但我真心为 Arm 加油 —— 可能比我这个职位的大多数人愿意承认的还要多。不是因为我搞不清谁和谁竞争，而是因为对 Arm 股东最有利的一步，恰恰也是迄今为止给 RISC‑V 带来最大东风的一步。这本质上不是一个 “Arm 对决 RISC‑V” 的故事，而是一个平台经济学的故事：当中立的平台提供商开始与它赋能的客户正面竞争时，会发生什么。一、向价值链上游攀登 —— 这在商业上完全合理纵观历史，Arm 一直在稳步向价值链上游走：从 CPU IP，
关键字：
晶心科技
IP
RISC‑V
Arm
在AI大模型、超算集群和云原生数据中心蓬勃发展的今天，芯片内部和节点中的“数据高速公路”和“存储中枢”正成为制约处理器算力释放和节点整体性能的核心瓶颈。SmartDV作为领先的半导体知识产权（设计IP）与验证IP（VIP）解决方案提供商，正以其全面的高速接口、内存控制器与互连IP产品，为各类AI处理器、加速器和系统级芯片（SoC），高性能计算（HPC） 及数据中心处理器注入“超高速、低延迟、可扩展”的设计基因。3月10日至12日，SmartDV在于德国纽伦堡展览中心举办的2026年嵌入式世界展（Embed
关键字：
SmartDV
连接与存储
IP
算力芯片
3月27日，上海复旦微电子集团股份有限公司发布了2025年年度报告。报告显示，公司全年实现营业收入39.82亿元，同比增长10.92%；归属于上市公司股东的净利润为2.32亿元，同比下降59.42%；扣除非经常性损益后的净利润为1.42亿元，降幅达69.3%。 报告显示，复旦微电的FPGA产品线表现突出，实现销售收入约13.16亿元，继续保持国内领先地位，并在通信、人工智能及高可靠领域持续扩展。安全与识别芯片收入约8.55亿元，其中RFID与传感芯片表现强劲。非挥发存储器收入约10.42亿元，受
关键字：
复旦微电
FPGA
中国，上海——2026年3月26日——低功耗可编程领域的领导者，莱迪思半导体（NASDAQ: LSCC）今日宣布正式加入英伟达（NVIDIA） Halos AI系统检测实验室生态体系。该实验室是首个获得美国国家标准协会认证委员会（ANSI National Accreditation Board，ANAB）认证、针对人工智能驱动的物理系统的检测实验室。此项合作在英伟达 GTC 2026大会上正式公布，莱迪思将与英伟达及其他Halos生态成员携手，开发基于Halos认证的Holoscan传感器桥接技术的物理
关键字：
莱迪思半导体
英伟达
AI
FPGA
1 VPU向高效、高质、低延迟发展随着AI技术的爆发，带来了视频分辨率和数据量的不断攀升，专用于视频编解码处理的VPU应运而生，成为各类视频应用的“超级工匠”。如今，VPU已成为支撑云、边、端等关键场景的核心算力单元，是半导体和AI算力赛道的重要组成部分。VPU主要由两大类芯片/硬件模块构成：一类是VPU芯片；另一种是嵌入在各种SoC、处理器、控制器等芯片/硬件模块中的VPU引擎。但是万变不离其宗，都离不开强大的VPU IP核芯。目前VPU、VPU IP的发展趋势是什么？答案是：在云、边、端场景中AI无
关键字：
VPU
VPU IP
安谋科技Arm China
安谋
凭借可重构硬件与确定性低延迟性能的结合，FPGA 在边缘人工智能领域的应用持续拓展。如今，开发者对高性能、低功耗嵌入式计算模块的选择范围空前广泛，因此更难筛选出最适配的方案。这些模块可定制尺寸、成本和性能，无需依赖定制硬件，也无需面对大规模组件级设计带来的工程成本。开放式平台能规避电子工程师常遇的问题，比如元器件过时。即便部分供应商停止支持某类形态，其他厂商仍可接手提供新硬件；同时也为硬件供应商打造了公平竞争环境，让其能在性能和性价比上同台竞技。边缘计算的硬件需求随着人工智能工作负载持续从云端走向边缘，边
关键字：
FPGA
边缘人工智能
确定性延迟
能效
FPGA 和 DSP 的效率仍不及硬连线芯片，但在生命科学、AI 处理、汽车、5G/6G 芯片等需求频繁迭代的市场中依然极具价值。现场可编程特性为新协议、标准及架构修改提供了长期适配性，如同一块 “空白画布”，可适配各类工作负载。“芯片外围设有可编程 I/O 环，可接入任意类型的 I/O，并将其转换为可在后处理和特定工作负载引擎中使用的形式，” Altera 业务管理部门主管 Venkat Yadavalli 表示。但 FPGA、嵌入式现场可编程门阵列（eFPGA）和 DSP 的设计复杂且耗时
关键字：
人工智能
FPGA
DSP
可编程逻辑
人形机器人市场正快速从概念走向商用落地。得益于传感、驱动与边缘智能技术的大幅进步，原本仅存在于科研实验室的成果，现已成为工厂、仓库及各类服务场景落地应用。随着这类系统承担愈发复杂的任务，开发人员必须在严苛的功耗与散热限制下，实现高密度传感器融合、亚微秒级电机控制环路和实时感知能力。如今核心问题已不再是 “能否造出人形机器人”，而是能否确保其安全、自主地运行。莱迪思 FPGA 在这一转型中扮演关键角色：在驱动感知与灵巧操作的电机和传感器近端，提供低功耗、高确定性的处理能力。通过添加锚定可信平台模块（TPM）
关键字：
人形机器人
莱迪思
FPGA
专注于引入新品的全球电子元器件和工业自动化产品授权代理商贸泽电子 (Mouser Electronics) 即日起开售Altera全新Agilex™ 5 FPGA和SoC产品。Agilex 5系列FPGA和SoC产品可广泛应用于需要高性能、低功耗、小规格及高逻辑密度的应用，涵盖无线与有线通信、视频与广播设备、工业、测试测量、数据中心、医疗等应用场景。 Altera Agilex 5 FPGA和SoC系列产品在FPGA架构中融入了采用AI张量模块的增强型DSP，可提供高效的AI与DSP处理能力。此
关键字：
贸泽电子
工业
AI
医疗
数据中心
Altera
Agilex 5
FPGA
SoC
想要在噪声中提取微弱信号？不想被传统台式仪器的固定功能束缚？NI最新的锁相放大器FPGA参考设计来了！这是一套开放的IP，能够将PXI R系列、FlexRIO甚至示波器“变身”为高性能数字锁相放大器。为什么我们需要开放的LIA架构？在基础物理、材料科学、光学测量的前沿探索中，以及生物医药、分布式传感、惯性导航等高端工业应用里，如何从强噪声背景中精准提取微弱信号，始终是测量的核心挑战。锁相放大器（LIA）因此被公认为微弱信号检测的“神器”。然而，传统台式LIA往往受限于其“黑盒”属性：通道数固定、体积笨重、
关键字：
NI
FPGA
参考设计
人工智能的发展之路并非一帆风顺。媒体与华尔街对人工智能行业情绪的任何细微变化，都会表现出极端且剧烈的反应。狄更斯早已预见这般光景：“那是最美好的时代，那是最糟糕的时代；那是智慧的年头，那是愚昧的年头；那是信仰的时期，那是怀疑的时期；那是光明的季节，那是黑暗的季节；那是希望的春天，那是失望的冬天。” 在这些喧嚣的头条背后，人工智能推理的规模化发展正面临一个关键难题：芯片的理论峰值性能与系统厂商能实际保障的性能之间，差距正不断扩大。这一差距对算力的功耗需求和系统安全性，都产生了重大影响。这一性能差距究竟从何而
关键字：
人工智能
IP
Arteris
Ceva-Waves UWB 是业界率先符合 IEEE 802.15.4ab 标准的 UWB IP 协议，可提供高达 30 倍的扩展测距和 4 倍的数据传输速率，适用于安全访问、定位、雷达和先进数据应用. 超宽带 (UWB) 技术正从基于近距离的数字密钥和跟踪器扩展到更远距离的定位、雷达传感和高性能数据应用。为了应对这一转变，领先的智能边缘芯片和软件 IP 授权商 Ceva 公司(纳斯达克股票代码：CEVA)宣布推出其新一代 Ceva-Waves™ UWB IP，这是业界率先符合 IEEE 80
关键字：
Ceva
UWB
IP
传输距离
吞吐量
芯原股份（芯原，股票代码：688521.SH）今日宣布图像处理SoC芯片公司合肥六角形半导体有限公司（简称“六角形半导体”）在其高性能HX77系列图像处理SoC中采用了芯原成熟的IP组合，包括GCNanoUltraV 2.5D图形处理器（GPU）IP、DW100畸变矫正处理器（DeWarp Processing）IP，以及DC9200Nano显示处理器（Display Processing）IP。该SoC芯片已顺利完成流片，并实现一次流片成功。 天相芯HX77系列是一款高度集成、低功耗的图像处理
关键字：
六角形半导体
天相芯
HX77
芯原
Nano IP
AR显示处理器
基于 Ceva 第三代 PentaG 平台的PentaG-NTN加速了卫星网络和蜂窝网络的融合 随着卫星连接迅速成为5G网络最具战略意义和颠覆性的扩展，领先的智能边缘芯片和软件IP授权商Ceva公司(纳斯达克股票代码：CEVA)今日宣布推出PentaG-NTN™，这款新型5G-NTN(非地面网络)调制解调器IP子系统专为支持低地球轨道(LEO)和中地球轨道(MEO)星座的卫星用户终端而设计。PentaG-NTN旨在加速基于标准的卫星连接的部署，使卫星运营商、卫星星座开发商和终端创新者能够更快地将
关键字：
Ceva
PentaG-NTN
5G
高级调制解调器
IP
在2026 国际嵌入式展 (Embedded World 2026)上，全球最大专注于 FPGA 的解决方案提供商Altera ，将展示 Agilex® FPGA 如何专为物理 AI （Physical AI）系统的实时处理需求而设计。Altera 将联合生态伙伴，构建从传感器到执行器的一体化架构，为机器人、工业视觉与边缘端自主应用提供确定性性能，并实现可靠、灵活适配。物理AI系统需要在实时环境中完成“感知—处理—执行”的完整闭环，并满足包括确定性时延、功耗效率、功能安全、网络安全，以及超长产品生命周期等
关键字：
物理AI
Altera
FPGA
机器人
边缘场景
fpga ip介绍
您好，目前还没有人创建词条fpga ip!
欢迎您创建该词条，阐述对fpga ip的理解，并与今后在此搜索fpga ip的朋友们分享。
创建词条
关于我们 -
广告服务 -
企业会员服务 -
网站地图 -
联系我们 -
征稿 -
友情链接 -
手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473