硬件加速器与高层次综合（HLS）

随着应用需求不断变化，叠加人工智能快速兴起，计算领域迎来全新变革。如今，算力高低不再单纯由时钟频率和通用处理器决定。传统处理器能效日渐触顶，性能提升空间急剧收窄。为此，设计人员开始转向专用芯片与硬件加速器，针对特定任务定制硬件电路，从而实现高速运算。这类经过深度定制的硬件模块，专为执行专属任务设计，也是技术发展到当前阶段、应对各类严苛限制下的必然选择。本文将带你快速了解硬件加速器的定义、原理以及实现方式。

硬件加速器的兴起

在过去，提升芯片性能主要依靠提高时钟频率和增加并行运算能力。处理器主频实现了跨越式增长：1978 年处理器主频仅为 5 兆赫兹，到 2010 年已飙升至 3.3 吉赫兹，涨幅超 600 倍。但受寄生电容、工作电压与开关频率的关联特性影响，主频提升会带来功耗大幅增加。在 CMOS 电路中，动态功耗成为主要能耗来源，单纯依靠提升主频来优化性能的路线逐渐走入死胡同。

硬件加速器就此应运而生。它舍弃了通用 CPU 的全能灵活性，转而追求极致能效。通用处理器需要处理五花八门的任务，而加速器只专注高效完成特定运算。这就好比削土豆时，专用削皮刀的工作效率远高于普通刀具 —— 原理相通，但专用工具在单一场景下优势显著。

硬件加速器品类十分丰富，涵盖指令级协处理器、矩阵运算单元等内核级加速器，以及深度神经网络推理引擎等应用级加速器。

加速器设计的核心性能指标

在深入讲解设计细节前，首先要掌握衡量加速器性能的两大核心指标：吞吐量与延迟。

·吞吐量：单位时间内能够完成的任务总量；

·延迟：完成单个任务所耗费的时间。

不同应用的侧重点各不相同：视频处理、机器学习训练等场景追求高吞吐量；实时目标识别这类场景，则要求延迟尽可能低。

我们可以用输水管道来通俗理解三者关系：带宽代表管道的最大容量，管道越粗，带宽越大；吞吐量是单位时间内管道实际输送的水量；延迟则是单份数据从管道一端传输到另一端耗费的时间。部分应用受延迟限制，部分受吞吐量限制，这也给设计带来了不小挑战。

并行计算是另一项核心概念，指挖掘任务中的独立运算，让多组计算同步执行。硬件加速器常通过指令级、数据级、任务级等多层并行设计提升性能。例如简单的向量加法循环，每一轮运算相互独立，设计人员便可复制多组运算单元，同时处理多组数据。

不过并行设计存在取舍：运算单元数量增加，吞吐量会随之提升，但同时会拉高内存带宽需求、增大芯片面积与整体功耗。设计人员必须在各项相互制约的指标之间做好平衡。

高层次综合：打通软件与硬件的桥梁

传统硬件设计，工程师需要使用 VHDL、Verilog 等寄存器传输级（RTL）语言描述电路逻辑。这类方式功能强大、应用广泛，但面对复杂系统时，开发与扩展难度极高。

而高层次综合（HLS）相当于一层转换中间层，工程师可以使用 C/C++ 等高级编程语言描述硬件功能，再通过工具自动转换为硬件电路实现方案。

完整开发流程为：将 C/C++ 编写的算法代码导入 HLS 工具，自动生成 RTL 代码；生成的 RTL 代码再经过综合编译，最终部署到现场可编程门阵列（FPGA）或专用集成电路（ASIC）中。

借助 HLS，设计人员无需纠结底层硬件细节，可专注于算法本身的优化，相比直接编写 RTL 代码，开发难度大幅降低、效率显著提升。但将软件代码转化为高效硬件电路，需要解决两大核心问题：资源分配与任务调度。

高层次综合之资源分配

资源分配指为各类运算指派对应的硬件单元，并划分任务执行权限。可分配的硬件资源包括加法器、乘法器等运算单元，寄存器、缓存等存储单元，以及总线、多路选择器等通信单元。

在软件层面，所有运算会在 CPU 的共享硬件资源上串行执行；而硬件设计中，可以复制多套硬件资源，实现运算并行执行。比如配置多组运算单元，就能同时执行多项计算，大幅提升性能。

但盲目增加硬件资源并不可取，过多单元会增大芯片面积、抬高功耗，还会加剧布线难度、影响时序收敛。因此设计中常会复用运算单元，兼顾性能与硬件成本，这就需要配合任务调度机制，规划资源的使用时机。

任务调度：规划运算执行时序

任务调度用于确定各项运算的执行顺序，以及每个运算对应的时钟周期。硬件支持并行运行，调度的核心就是在遵守数据依赖关系的前提下，最大化发挥并行能力。

调度过程需要综合考量运算延迟、硬件资源占用情况以及指令间的数据依赖：存在数据关联的运算无法同步执行，相互独立的运算则可以并行处理。

常用优化手段包括：将互不干扰的运算合并到同一时序内并行执行；拆分复杂运算、简化硬件结构。

存储与接口设计要点

加速器的整体性能不仅取决于运算能力，数据存储与传输架构同样关键。很多场景下，数据读写速度会成为性能瓶颈，这类应用也被称为存储受限型应用。

行业常用优化方案：利用片上存储器提升数据复用率；通过重新计算中间结果，替代数据存储操作。与此同时，加速器的对外接口也需要具备充足带宽，保障处理器、内存与加速器之间的数据高速交互。

总结

硬件加速是现代计算领域最重要的发展趋势之一，而高层次综合技术，让将高层级算法转化为最优硬件架构成为可能。依托 HLS 工具，工程师可完成资源分配、任务调度与硬件绑定，充分发挥硬件并行优势，在性能、功耗、芯片面积之间找到平衡。

计算架构正朝着专用化、高能效方向持续演进，想要研发下一代高性能嵌入式系统与片上系统（SoC），掌握 HLS 技术与硬件加速器设计原理，是工程师的必备能力。