一种新型告诉浮点多DSP并行处理系统结构

　　ADSP-21161N的内部存储器是针对满足多处理器系统I/O的需要设计的，片内的双口RAM允许在处理器核进行双数据访问的同时进行全速的处理器间传送，而不需要从处理器核窃取周期使处理器保持完整的100MIPS、600MFLOPS的性能。通过软件的设计，6片ADSP-21261N组成的一个统一的族式多处理器系统，可以将多处理器配置成数字并行或者是控制并行系统。由于各处理器节点内核之间不相互制约，这样一个系统可以达到3600MFLOPS的运算速度，对于通常的信号处理工作完全可以做到实时处理。

　　簇内存在一个瓶颈，这是因为在每个周期里只有两个处理器可以通过共享的总线进行通信，其它的处理器则被阻塞，直到总线被释放为止。由于ADSP-21161N也可以在一个族中进行点对点的链路口传送，该瓶颈很容易被消除。通过普通总线可以动态的建立和激活处理器间的数据链接。由于ADSP-21161N仅有两个链接口，各处理器间只能两两相连构成一条链路，不相邻的两个处理器节点之间的通信则要通过中间节点给予支持。但由于ADSP-21161N的链路口数据传输速率为100MB/s，而且传输字宽为8bit，基本可以消除此瓶颈的影响。

　　2.3 多处理器总线仲裁

　　多个ADSP-21161N可以共享外部总线，而不需要另外的仲裁电路。总线仲裁是通过使用BR1-BR6、HBR和HBG等信号完成的。BR1-BR6在多个ADSP-21161N之间进行仲裁，HBR和HBG完成ADSP-21161N主处理器和主机处理器之间的部控制权传递。总线仲裁可以采用跑步 同的优先权机制解决总线请求的竞争：固定优先权和循环优先权。RPBA管脚决定使用哪种优先权机制。当RPBA为高电平时选择循环优当RPBA为低电平野外选择固定优先。由于循环优先机制控制比较复杂，因此一般可和固定优先机制，经过实验检验，固定优先机制很容易用，而且效果不错。在固定优先机制中，参与竞争总线的ADSP-21161N中，ID号最小的ADSP-21161N将成为主处理器，从而可以将先级罗高的处理工作放在ID号较小的处理器中。在软件优先权控制上则需要较少的运算开销。

　　多处理器系统中各ADSP-21161N之间的BR1-BR6要连在一起，用到的BRx线的数量等于系统中ADSP-21161N的数量。每个处理器驱动与自身ID2-0输入相对应的BRx管脚，并且监视其它处理器的BRx管脚。如果系统中的ADSP-21161N少于6片，未用的BRx管脚应上拉为高电平。