FPGA“独孤求败”？ 架构创新与工艺提升并行

在关键路径方面，赛灵思的UltraScale架构更是“大费周章”，在优化方面所做的工作包括：大幅增强DSP处理，即增加DSP单元;提供高速存储器级互联，从而消除DSP和包处理中的瓶颈问题，即互联性，也避免使用更多片上布线或逻辑资源;将高强度I/O功能做硬化IP处理，基于现有I/O功能相对完善不需要占用编程资源，这样的做法可以降低时延同时释放逻辑和布线资源。

在业界广受关注的功耗方面，赛灵思也做足功课。汤立人表示，赛灵思采用20nm工艺的产品较上一代的产品静态功耗将降低35%，动态功耗也大大降低。而单纯工艺节点的降低达不到这么显着的效果，赛灵思通过一系列电源管理功能的优化才得以实现。

工艺与架构创新并进

FPGA单纯靠工艺进步提升性能已是“过去时”，现在是工艺提升和架构创新“齐头并进”的时代。

赛灵思的ASIC级FPGA成为彰显其20nm工艺创新的“点晴”之笔，FPGA另一巨头Altera也在这一道路上深耕，最新开发的基于英特尔14nm三栅极工艺的第10代FPGA Stratix 10就是一集大成之作。

Altera公司产品营销资深总监Patrick Dorsey介绍说，Stratix 10的性能提升归功于工艺选择和器件架构两大因素。Stratix 10集成超过400万个逻辑单元，如此高密度的集成正是因为使用了英特尔的14nm制程技术。除英特尔14nm三栅极工艺外，Stratix 10和SoC还采用了增强体系结构，其内核的工作频率能够从当前28nm FPGA的500MHz提高到1GHz，并且其还集成了第三代硬核处理器，是业界首款采用硬核处理器的FPGA，此前均为软核。

不同于Stratix 10的是Altera的中端器件Arria 10，它采用台积电的20nm工艺，Altera声称其将“重塑”中端系列FPGA。而其秘诀就是通过针对TSMC 20 nm工艺优化的增强体系结构，其性能比上一代高端产品Stratix V快15%，而且比上一代中端器件Arria V的功耗降低40%，I/O带宽高出4倍。“相比前代产品，Arria 10启动时客户的设计承诺金要高出5倍，Arria 10的早期试用客户有1000多家，其中200多家来自亚洲。” Patrick Dorsey强调说，“Altera通过最新的制程以及架构的优化，在新一代产品上实现了性能大幅提升。”

看来，FPGA单纯靠工艺进步提升性能已是“过去时”，现在是工艺提升和架构创新“齐头并进”的时代，对FPGA厂商的考验也将持续。