为DDR-SDRAM度身定造高效功率管理芯片

引言
ddr-sdram，即双数据速率同步dram，简称ddr。ddr因其更为卓越的性能 (起初的数据速率为266mbps，后来提升至400mbps，而一般sdram只有133mbps)、更低的功耗以及更具竞争力的价格，已经在桌面和便携式应用中颇为流行。最近推出的第二代ddr或称ddr2 (jesd79-2a)，数据速率从400mbps提升到了667mbps。因此与之前的sdram技术相比，ddr存储器需要更加复杂和新颖的功率管理结构。

ddr功率管理结构

图1所示为第一代ddr存储器的基本功率管理结构。在ddr存储器中，输出缓冲器是推挽式结构，而输入接收器处于差分结构。这就需要参考偏置中点电压vref以及能够供应和吸收电流的电压终端匹配。后一个特点 (供应和吸收电流) 是ddr vtt终端匹配与pc主板上其他终端匹配的不同之处。值得注意的是，前端系统总线 (fsb) 的终端匹配将cpu连接至存储器信道中心 (mch)，由于只是正极信号的终端匹配，该终端只需要电流吸收功能。因此，这种终端匹配不适用于ddr vtt终结结构，需要新型的功率管理设计。

第一代ddr存储器的逻辑门供电电压是2.5v。在芯片组的输出缓冲器和存储器模块上相应的输入接收器之间，通常有一条走线或小分支，需要利用图1所示的电阻rt和rs进行适当的终端匹配。将包括输出缓冲器在内的所有阻抗都计算在内的话，每个终结的走线可以吸收或供应电流 16.2ma。如果系统接收器和发射器之间的走线比较长，可能两端都需要终端匹配，这样便需要双倍的电流。

ddr逻辑所需的2.5v vddq有 200mv的容差。为了维持噪声性能，ddr终结电压vtt必须能够跟踪vddq。vtt必须等于vddq / 2或约为1.25v，精度要求为 3%。最后，参考电压vref必须在vtt 和 vtt+40mv的范围。电压能够跟踪，加上vtt必须同时具有电流供应和吸收能力，对ddr存储器功率管理来说是个独特的挑战。

-vtt 终端匹配

假设128mb存储器系统的结构如下：

128位宽总线；

8个数据闸门；

8个掩码位；

8个vcc位；

40个地址线 (2组20个地址线)。

共192线， 每条线路消耗的电流为16.2ma，最大电流消耗为：
192 16.2ma = 3.11a（峰值）-vddq供

vtt吸收电流时，vddq提供电流。vddq电流是单极的，最大值等于vtt的最大电流，即3.11a。

平均功耗

一个128mb存储器系统一般由8x128mb器件组成，其平均功耗为990mw，不包括vtt终结功率。来自vddq的平均电流iddq为：

128mb ddr存储器功率管理系统设计的主要静态参数总结如下：

vddq = 2.5v, iddq =0.396a 平均值, 3.11a 峰值 (供应)

vtt = vddq /2=1.25v, itt = 0.528a 平均值, 3.11a 峰值 (供应和吸收)

vref = vddq /2=1.25v, iref = 5ma。

当然，如果利用vddq为终端匹配之外的其他负载供电，其容量必须相应提高。

瞬态工作模式

ddr存储器的指导文档jedec jesd79和jesd 8-9规定vtt电压必须等于vddq电压的一半，容差为 3%。该容差应包括由线转换所引起的总线负载瞬态值。然而，这没有提及两个评估供电电压vtt的电容要求所需的规格：jedec规范没有说明vtt跟随vddq需要多大的带宽，也没有规定vtt的最大负载瞬态值。

实际上，该规范的目的是实现最大的抗噪性能。因此，尽管没有硬性规定vtt在任何时候都必须等于vddq的一半，但是所用的带宽越大，系统就越稳定。出于这个原因，有必要采用宽带开关转换器来生成vtt。

对于vtt负载瞬态值，电流可以从 +3.11a下降到 -3.11a，从供应电流转向吸收电流。这种以40mv为门限的6.22a电流下降需要esr仅7m 的输出电容。然而，有两个设计考虑缓和了这一要求。第一是实际ddr存储器所吸收的电流并没有到达3.11a，测量结果表明典型电流在0.5～1a的范围内。第二，吸收和供应电流之间的转换很快，甚至连转换器都觉察不到。从正向最大电流转向反向最大电流要求总线所有的1状态转换到0状态，然后保持在那一状态，时间至少等于转换器带宽的反相时间。由于这个时间在10微秒数量级，加上总线运行速率为100mhz，因此要在全部0状态保持1000个周期！事实上，vtt的输出电容只需要达到40m 。

待机工作模式

ddr存储器可支持待机工作模式。在这种模式下，存储器仍保留其内容，但不能被主动寻址。例如，在笔记本电脑待机时，存储器芯片不与外界通信，因此可关闭vtt总线电源以节省电能。当然，vddq必须保持上电状态以便存储器保存其内容。

线性方式与开关方式

前面已提及，ddr系统的平均功耗为：

p_{ddq}=990mw

p_{tt}=660mw

总量为：

p_{totddr}=990mw + 660mw = 1650mw

而同类sram系统的消耗为2040mw。

如果采用线性调压器来终结vtt，那么ptt功率效率为50％，这是根据vout/vin = vtt /vddq = 0.5来确定的。这意味着vtt调压器要消耗额外的660mw功率，使得总平均功耗上升至1650mw + 660mw = 2310mw。这一数字比sdram的功耗还高，因而也就抹杀了ddr存储器低功耗的优点。
就pddq而言，大部分功耗优势来自2.5v的vddq，传统sdram的电压为3.3v。然而，一般的pc机箱所提供的电压为3.3v，而2.5v电压需要通过主板提供。除非有一个有效的调压方案来生成vddq，否则将再一次失去功耗优势。因此，应采用开关调压方式来处理ddr存储器的pddq和ptt功率。

第二代ddr (ddr2)

对于ddr2，vddq从2.5v下降到1.8v，而vtt从1.25v下降到0.9v，其吸收/供应电流能力为 13.4ma。因此，ddr2的功耗要比第一代ddr小得多，例如，ddr2-533的功耗只是ddr-400的一半。前面提及的所有ddr静态和动态情况都适用于ddr2。ddr2的终结方案与图1中的ddr方案稍有不同，因其终结电阻在芯片内，而不是在主板上。尽管如此，ddr2仍然需要一个外部vtt终结电压。鉴于ddr2的功耗较低，因此可以使用vtt线性调压器，特别是在简单性和成本考虑比功耗更重要的情况下。

专为ddr和ddr2存储器而设的fan5236

目前市场可供选择的ddr功率ic很多。例如，飞兆半导体的fan5236就是专为ddr存储器系统设计的完整功率芯片。它在单个芯片内集成了vddq开关控制器、vtt开关控制器及vref线性缓冲器。vddq开关控制器可工作于5~24v范围内的任何电压。而vtt开关则不同，其输入是vddq，而且与vddq同步切换。这两种开关的电压输出范围都介于0.9～5.5v。由于总线由vddq的2.5v (ddr) 或1.8v (ddr2) 驱动，并为vtt 的1.25v (ddr) 或0.9v (ddr2) 所终结，功率在某种程度上在vtt 和vddq之间流通。从vddq获取vtt 可以减少总流通功率，因而减少流通功耗。vtt开关也可以被关闭进入待机状态。图2为fan5236的一个典型应用，表1则列出一个4a连续、6a峰值vddq应用的相关材料清单 (bom)。该电路很容易针对ddr2应用，将vddq调整为1.8v (通过分压电阻r5/r6)，将vtt调整为0.9v。

正如多年来的一贯趋势，用户需要更大的存储容量来运行更大的软件。如某些服务器板等系统在设计时已带有大容量ddr，有些容量甚至达到16gb。要给这种系统供电，仅降低ddr的功耗是不够的，因此需要转向新的ddr2存储器技术。虽然ddr2的发展还处于起步阶段，但业界已经开始讨论下一代pc存储技术ddr3了，不过预计ddr3在2007年或之后才可进入市场。