小芯片标准旨在实现 “即插即用”
加入技术交流群
核心要点
多项相关标准已发布初版或正在制定中
现有工作覆盖封装、系统架构、各类设计套件、通用链路层及Bunch of Wires（BoW）更新
当前小芯片(Chiplet)仍处于孤岛式发展状态。在同一封装内，除高带宽内存（HBM）外，所有裸片均来自同一家厂商，并由其全权管控。
要实现行业对小芯片(Chiplet)市场的愿景，需要更完善的体系支撑。若每家芯片企业都自行设计制造专属小芯片，这种模式将无法落地。小芯片市场需要标准保障互操作性与物理可组合性，因此行业正推进多项标准化工作，为通用小芯片铺路。
小芯片间互联已成为优先级最高的标准方向。西门子 EDA 与 Alphawave Semi 联合网络研讨会中，西门子 EDA 3D-IC 封装流程高级产品专家 Kendall Hiles 指出：部分最棘手的难题，在于实现小芯片间高效通信，以及管控布线与连接的复杂性。
芯片间互联标准（如 BoW 与 UCIe）已解决这一核心问题，但要让小芯片像乐高积木一样即插即用，行业还需更多配套标准。
新思科技高速接口 IP 高级产品经理 Manuel Mota 表示：若要用通用小芯片搭建系统，大量互操作性问题至关重要，需要在数据接口之上定义所有层级规范。
更多标准已落地或在研，覆盖从封装描述到系统架构的全维度。这些标准将助力打通通用小芯片市场，让系统设计者可从不同厂商目录中挑选小芯片，组合成创新方案。标准无法确保市场成功，但缺失标准几乎注定市场失败。
市场需要哪些标准？
标准覆盖范围极广，不同专家清单略有差异，但核心需求一致。新思科技产品管理总监 Rob Kruger 整理了市场成功所需的标准清单：
系统架构
地址映射规范
控制、管理与中断语义
发现与能力枚举机制
安全与可信
小芯片身份与来源
信任根（RoT）架构
密钥管理与数据保护
启动与生命周期协同
启动与初始化时序
上电复位、唤醒时序与状态切换
定义兼容等级
供电与电源完整性
定义供电接口
供电能力通告与协商
电源完整性与瞬态响应指标
热功耗协同设计约束
故障检测与保护机制
数据语义与协议使用
协议使用配置文件
应用专属数据语义
调试、可观测性与错误上报规范
物理布局、凸点几何与封装
裸片间接口布局与邻接规则
通道数与拓扑指南
凸点图对齐与互联几何
封装适配的信号完整性、电源完整性与良率约束
多裸片测试、 Known-Good-Die（KGD）标准与封装内测试
KGD 定义
裸片间接口与结构测试
封装后测试
应用 / 领域专属使用配置
系统总功耗预算
局部与全局功耗密度上限
散热与可靠性预期
性能确定性与延迟边界
生态合规与治理
严格合规要求
明确的认证与互操作测试计划
成熟的多厂商互操作生态
Chipletz 首席架构师兼产品副总裁 Mike Alfano 表示：更广泛的标准提案最终将有助于设计工具对小芯片分类与落地，但近期落地的架构考量更关键。例如 UCIe 已开始提供互联物理层框架，聚焦物理层的厂商对小芯片普及至关重要。
多数标准推进工作由 ** 开放计算项目（OCP）** 主导。该组织并非从零创建标准，常与 JEDEC、IEEE 等标准组织协作，推动功能落地并背书特定标准。
OCP 开放小芯片经济工作组项目联合负责人 Anu Ramamurthy 在 2026 小芯片峰会上指出：真正的互操作性远不止物理线路连通，而是从物理层到软件的完整生态，将系统中所有分立裸片视为单一整体。OCP 正从更全局视角推进，不只是线路，还要打通固件全栈通信。
封装层面标准化
JEDEC 数十年来持续制定封装标准，JESD-030以 XML 格式定义封装特性。OCP 与 JEDEC 合作，将小芯片数据交换方案 CDXML 纳入标准，最新版JESD-030O已包含该内容。
Ramamurthy 表示：我们与 JEDEC 共同建立了小芯片描述体系，覆盖物理、电气、装配、封装、材料全维度。
该标准明确以下要素规范：
封装材料、特性、外形、间距、安装指引
引脚位置、数量、类型、尺寸、形状、间距
焊盘布局建议（多数匹配封装标准）
特殊装配需求的 “footprint 层” 规范（禁布区、掩模层、平面间隙）
这为 EDA 布局与验证工具提供全自动所需信息。传统 JESD-030 已具备此能力，但先进封装异构集成带来新复杂度，更新后的标准补充了必要细节。
JESD-030O 于去年 2 月发布，需会员权限访问。
小芯片系统架构标准化
另一项工作将 Arm 捐赠给 OCP 的 CSA 架构，升级为指令集无关的基础小芯片系统架构（FCSA），实现小芯片模块化组合与互操作定义。
Alphawave Semi 首席产品营销经理 Archana Cheruliyil 在研讨会中表示：小芯片不只是封装趋势，正成为支撑算力扩展、功耗管理、专用功能交付的架构基础。
小芯片应用比软 IP 更严苛，每个小芯片需具备传统大型芯片才有的基础模块。
楷登电子高级产品营销总监 Mick Posner 指出：启动、调试、安全等基础能力是附加功能，本质上让小芯片成为微型片上系统（SoC）。
该规范定义三级合规等级，低等级（Level 0/1）无高阶动机，多数规则按等级标注，低等级要求需在高等级全部满足，最高等级为完全合规。
规范定义两种系统配置：计算 + 中心型与计算瓦片型。核心差异：前者由中心小芯片提供系统主存、缓存、I/O；后者由一个或多个计算小芯片提供。由此定义两类计算小芯片。
规范还定义多种小芯片类型：计算（两类）、中心、全相干扩展（两类）、I/O、I/O 相干扩展（三类）、I/O 控制器，明确连接规则、内存 / MMU 处理、中断 / 安全 / 调试逻辑。
规范详细定义小芯片接口与实现方式，同时支持 UCIe 与 BoW。
FCSA 1.0.0 版于今年 2 月生效。OCP 首席创新官 Cliff Grossner 在小芯片峰会上表示：所有人都可在贡献数据库下载，这是长期发展的起点。
设计套件标准化
与工艺设计套件（PDK）、装配设计套件（ADK/PADK）类似，** 小芯片设计套件（CDK）** 正在定义。CDK 与其他套件的关系尚不明确，2026 小芯片峰会称其包含子套件，OCP 文档则将其与其他套件并列 —— 后者更合理，因小芯片非封装，ADK 等不属小芯片描述，而是配套使用。
各类设计套件包括：
CDXML 文件（JESD030）
装配设计套件（ADK/PADK）
材料设计套件（MDK）
封装测试设计套件（PTDK/TDK）
封装设计规则手册（DRM）
信号 / 电源完整性设计套件（SI/PI，含于 CDXML）
除 JEDEC 标准外，其余均以白皮书形式发布（2025 年 1 月 1.0 版公开），效力接近标准：
ADK：定义封装装配公差、层、几何、焊盘、基准点等规则
MDK：定义封装基板、中介层、重布线层、3D 堆叠的关键材料特性
PTDK：定义测试结构与流程，以 XML schema 定义焊盘、测试模式、专用测试引脚等
裸片间互联标准更新
过去一年小芯片互联进展多聚焦 UCIe，BoW 也迎来两项关键更新：
BoW Memory：定义直接内存接口，支撑高带宽、低延迟内存访问
BoW Flexi：放宽 BoW 2.0 部分要求，面向低成本、低性能系统
Ramamurthy 解释：若需要低延迟、低功耗、轻量、小面积接口，且带宽非核心限制，BoW Flexi 是最优选择，面向约 4Gbps 速率的简易低成本封装。
主流 BoW 面向先进封装高性能场景，BoW Flexi 计划年底发布，降低简易系统设计门槛。
此外，OCP 推出通用链路层，与 UCIe 高阶层逻辑一致。Ramamurthy 表示：它与物理层无关，可搭载于 BoW 或 UCIe 物理层之上，只要遵循格式，即可与协议层通信。
破除市场壁垒
这些标准将解决阻碍小芯片市场的多项技术难题。多数内容并非全新，而是将行业实践系统化，替代各家自研方案。
后续关键问题是：厂商能否快速便捷地用这些标准验证通用小芯片可行性。即便标准完善，行业是否全面接纳仍未可知，实际与经济层面顾虑仍存，市场落地绝非一帆风顺，但已比过去更进一步。
评论