Imec推动未来逻辑扩展的二维材料器件技术

Imec在本周的IEEE国际电子器件会议（IEDM 2025）上公布了二维材料晶体管集成的两项关键进展，重点介绍了采用单层WSe₂和与行业合作伙伴共同开发的新型晶圆厂兼容工艺模块的创纪录性能p型场效应晶体效应晶体管。这项工作进一步证明了二维材料可以将CMOS的尺度扩展到硅之外的论点。

这一公告意义重大，因为它显示了实现可制造2D-FET（可制造性场效应晶体管）的具体工艺层面进展——这一领域与未来的逻辑路线图、晶体管性能扩展以及欧洲的战略半导体抱负密切相关。

二硒化钨 p 型场效应晶体管集成技术实现突破

近年来，二维材料器件的研发重心多集中在基于二硫化钨（WS₂）或二硫化钼（MoS₂）的 n 型器件上，而 p 型器件始终是制约技术发展的瓶颈。Imec 表示，如今这一局面正迎来转机 —— 通过与台积电（TSMC）合作，团队成功开发出适用于二硒化钨沟道的全新栅堆叠集成技术。

Imec 计算与存储器件技术研发副总裁 Gouri Sankar Kar 指出：“在 2025 年国际电子器件会议上，我们通过两场独立报告展示了成果。在 Imec 核心 CMOS 工业联盟计划（IIAP）框架下，与头部半导体制造商的深度合作，为二维材料基器件的性能突破奠定了基础。在这两项合作中，制造商提供的高质量二维材料层，与 Imec 优化的接触及栅极工艺模块相结合，是推动技术达到全新高度的关键因素。”

二维材料器件研发的一大关键挑战，是在 MX₂材料沟道上沉积铪基高介电常数栅介质（HfO₂）—— 这一步骤通常需要借助籽晶层实现。针对 n 型器件，氧化铝（AlOx）是有效的籽晶层材料，但二硒化钨的材料特性与之并不兼容。为此，Imec 与台积电联合开发出一种创新解决方案：将台积电提供的两层单层二硒化钨进行转移键合，制备出合成双层二硒化钨结构，随后对顶层材料进行氧化处理，形成可支撑铪基栅介质成核的界面氧化层。

Kar 介绍道：“我们对顶层的单层二硒化钨进行氧化，将其转化为界面层，成功实现了铪基栅氧化层的沉积。这种基于实验室研发且兼容晶圆厂制程的集成方案，使我们的双栅极 p 型场效应晶体管取得了创纪录的性能表现。”

与英特尔合作开发镶嵌式二维场效应晶体管接触工艺

Imec 的另一场会议报告介绍了与英特尔（Intel）的合作成果，双方针对 n 型与 p 型二维场效应晶体管，共同开发出兼容 300 毫米晶圆制造的工艺模块。合作团队采用选择性氧化物刻蚀工艺，对英特尔提供的表面覆盖有氧化铝、铪基高介电常数栅介质和二氧化硅叠层的二维材料进行加工。

Kar 解释说：“这种氧化物刻蚀工艺，首次实现了与晶圆厂制程兼容的镶嵌式顶部接触结构。此外，在垂直接触刻蚀过程中，界面氧化铝层会同步发生横向刻蚀，实现沟道区域氧化铝的精准去除。这一改进大幅降低了顶栅的等效氧化层厚度（EOT），显著优化了栅极转移特性。”

Imec 表示，这些成果标志着二维材料逻辑器件集成技术迈出了关键一步，尤其在栅堆叠工艺开发与接触电阻降低这两大长期技术瓶颈上实现了突破。

资金支持与未来展望

Imec 的这项研究工作，得到了其核心 CMOS 工业联盟计划（IIAP）探索性逻辑项目，以及欧盟 “地平线欧洲” 和 “地平线 2020” 框架下的二维材料中试线（2D-PL）项目的资金支持。随着各大芯片制造商开始供应工业级二维材料，并与 Imec 的工艺模块进行集成，合作各方正稳步推动二维场效应晶体管技术向实际 CMOS 制造流程迈进。