利用FPGA实现HDB3编解码功能
加入技术交流群
3．1．2 V码和B码解码过程
检测V码后，根据HDB3编码规则，只需将V码及之前3位码全部置零就可同时完成扣V／扣B操作。这又会涉及到一个由现在事件状态决定过去事件状态的情况，仍可采用两组4位移位寄存器解决。根据编码规则，V码是取代连“0”串中的第4个“0”，而B码总是出现在V码之前，且只相隔两个“O”，当输入是V码后，只需同时将4位移位寄存器置零，即可同时完成V码和B码的解码过程。扣除V码和B码后，还需将双相码变换成单相码，即当输入是“00”时输出“0”，输入是“01”时输出“l”，至此便完成了HDB3解码。
3．2 HDB3解码的Verilog HDL实现
以下利用硬件描述语言实现解码功能，这里只给出正V码检测模块和扣V码／扣B码模块的关键程序。 本文引用地址：https://www.eepw.com.cn/article/191774.htm
评论