数频率校正的FPGA实现
2 CORDIC算法的FPGA实现
用FPGA实现CORDIC算法,最常用的方法有迭代算法和基于流水线的算法。CORDIC迭代算法只有一级迭代单元,在系统时钟的驱动下,可将迭代单元的输出作为本级的输入,并通过同一级迭代完成计算。迭代算法的硬件开销很小,但完成一次CORDIC运算需要多个时钟周期,其运算速度相对较慢。
在CORDIC流水线结构算法中,每一级CORDIC迭代运算都使用单独的运算单元,当流水线填满之后,每个时钟周期都马上会计算出一组结果,所以计算速度很快。
虽然流水线结构算法的计算速度很快,但其精度会受到流水线级数的限制。而要提高精度,就必须增加流水线级数,从而增大硬件开销,因此,流水线级数的选择要兼顾速度和精度的要求。
3 实现方案与仿真结果
3.1 实现方案
CORDIC算法的流水线流程图如图2所示,该方法采用7级流水线,故可大大提高计算速度。本文引用地址:https://www.eepw.com.cn/article/191478.htm
3.2 仿真结果
基于CORDIC算法的正余弦信号发生器的仿真结果如图3所示,由图3可见,该算法可以实现标准的正弦波和余弦波,并可直接作为频偏校正单元。
4 结束语
本文通过对CORDIC算法的工作原理进行分析,给出了基于CORDIC算法和FPGA实现数字频率校正的实现方案。仿真结果证明,该方法可以实现标准的正弦波和余弦波信号,可以直接作为频偏校正单元来对数字频率信号进行校正。
评论