一款基于FPGA的RFID阅读器设计

图4 软件部分程序执行流程。

　　4 阅读器的实现

　　本文使用日立产射频模块、2.4GHz 电子标签、Xilinx Spartan-3 LC1500 开发板、Xilinx PlatformStudio 7.1i 集成开发环境和Xilinx ISE 7.1i 集成开发环境硬件连接见图5。FPGA 开发板设计一个串口连接射频模块，用于向射频模块发送标签操作命令和接收标签的信息。图中URAT 为设计的串口，G16和H16 为FPGA 的I/O 引脚，74LS04 为电平转换模块。1602 为液晶显示模块。

图5 硬件连接。

　　4.1 FPGA 中的CPU 模块

　　嵌入式CPU 的设计是SOC 设计的核心。FPGA可以方便地实现嵌入式CPU 核[6]，在FPGA 器件中嵌入式CPU 有硬核和软核两种,如Xilinx 的VirtexII器件中含有CPU 硬核POWERPC401 核，Altera 的Excalibur 器件中含有PowerTrace 核；软核如Xilinx的PicoBlaze 和MicroBlaze， Altera 的Nios, Tensilica的Xtensa 和OpenCores 的OpenRISC 软核。硬核提供了丰富的指令和功能,但不能改变其电路结构。硬核具有高速和高效的优点，但熟悉和充分掌握硬核的使用比较困难，硬核并不是所有的FPGA 器件都有的。而软核是用VHDL 语言设计实现，设计者可以根据具体需要进行设计或对软核进行适当的修改，适当增加或减少硬件电路，如寄存器数量，RAM容量和总线宽度等，,提高芯片利用率，,还可以提高CPU 运行速度，并且软核还具有使用灵活和低成本的特点。本文使用的是Microblaze 软核。

　　4.2 实现过程

　　在集成开发环境中添加LCD、 URAT 和DIP的软件IP 核，其中DIP 用于模拟键盘输入。然后配置各个接口IP 核的总线类型、地址范围和外部端口，在项目的UCF 文件中配置接口IP 核的引脚和FGPA 的I/O 的连接关系。

　　从串口接收数据有两种方法：一种是采用定时器读；另一种采用串口的中断服务程序来读。采用定时器消耗资源比较大，本文采用串口中断的方法，当串口有数据到达时，激活串口中断服务程序，在中断服务程序中读出串口缓冲区的数据，然后写道FIFO 对列。

　　URAT 中断服务程序的主要代码如下：

　　Void XUartLite_InterruptHandler （ XUartLite *

　　InstancePtr）

　　/*判断Uart 缓冲区是否为空*/

　　if(!XUartLite_mIsReceiveEmpty(RS232_BASEADD

　　R))

　　{

　　/*接收URAT 数据*/

　　Data=XUartLite_RecvByte(RS232_BASEADDR);//

　　/*写入FIFO 缓冲队列*/

　　Add_Queue(Data);

　　}

　　其中FIFO 缓冲队列是由一个自定义的数据结构和对它的操作实现的。

　　下面是主程序的主要代码。