基于FPGA的SPI总线在软件接收机上的应用 作者： 时间：2011-05-20 来源：网络 加入技术交流群 扫码加入和技术大咖面对面交流海量资料库查询 收藏 <a href='https://ad.eepw.com.cn/www/delivery/ck.php?n=a635e61e&cb=INSERT_RANDOM_NUMBER_HERE' target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=88&cb=INSERT_RANDOM_NUMBER_HERE&n=a635e61e' border='0' alt='' /></a> <a href='https://ad.eepw.com.cn/www/delivery/ck.php?n=a576c0a2&cb=INSERT_RANDOM_NUMBER_HERE' target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=87&cb=INSERT_RANDOM_NUMBER_HERE&n=a576c0a2' border='0' alt='' /></a> 3．2 模块设计3．2．1 分频模块 由于SPI总线协议要求的SCK时钟频率与FPGA时钟频率不一致，所以对基带时钟进行分频。本文中，基带时钟频率为40 MHz，SPI总线时钟频率为1 MHz，故需要进行40倍分频。3．2．2 发送数据模块 在片选信号拉低之前，时钟信必须为低电平。当片选信号拉低后，SCK开始工作，然后写八位地址，接着写32位数据；发送操作结束后，片选信号拉高，SCK=0。代码如下： 3．2．3 接收数据模块 当片选拉低后，SCK=0，同时写八位地址并且使SDA为高阻，再读32位数据；当片选拉高时，CS=1，SCK=0，此外，在片选信号拉低之前，SCK必须为低电平。代码如下： 上一页 1 2 3 下一页
加入技术交流群
评论