CMOS伪差分E类射频功率放大器设计
加入技术交流群
4 仿真结果与分析
根据负载牵引仿真结果得到负载的最佳阻抗值，下面就是采用适当的匹配形式(集总参数或分布参数)实现输出匹配网络，并将该输出匹配网络加入到电路中进行源负载牵引仿真，以便得到源的最佳输入阻抗。
这样通过两次负载牵引得到最佳输入输出阻抗，并选择适当的匹配电路将50 Ω变化到所需的阻抗。图4结果表明，将负载匹配到31+j24时，该结构具有最大输出功率26．78 dBm，最大PAE为60．56％。采用L型匹配网络实现输入、输出阻抗的匹配。
表1的Load Pull结果是有一定条件完成的，其前级驱动信号并不是理想的开关信号，而是输入信号为O dBm，经过Cascode驱动级放大后的信号。利用理想设计方程得到的结果比较差的原因是，得出理想方程的假设条件和实际应用条件不一样，具体有：
(1)驱动信号并不是理想的具有足够驱动能力的占空比为50％的方波信号。
(2)仿真时在输出级功率管的源端加入了1．5 nH的寄生电感。
(3)RFC电感并不是无穷大。
(4)输出级功率管的导通电阻并不为O，需要一定的导通时间。
(5)负载谐振网络Q值也是有限的。
5 结束语
分析比较了CMOS工艺和GaAs工艺的优缺点，以及设计过程中所要考虑的非理想因素，着重分析寄生电感的产生，对功放性能的影响，以及如何抑制寄生电感对功放的影响。最终采用理想设计方程和Load Pull技术，基于0．18μm CMOS工艺实现了一个差分的E类功放，ADS仿真结果表明采用差分结构较好地抑制了漏端电感对功率放大器性能的影响，提高功放的PAE，为实现单片集成发射机奠定了基础。
本文引用地址：https://www.eepw.com.cn/article/162561.htm
评论