TURBO51嵌入式微处理器功能验证
4 RTL模拟仿真和覆盖率及代码风格检查
4. 1 RTL仿真
在功能时序文档和制定RTL 模拟仿真计划时,RTL编写和模拟仿真在每个子模块, 宏模块, 系统级设计功能行为描述和验证计划完成后才开始, 每个子模块RTL编码完成后放入用行为级描述的模型进行仿真, 再用EDA 工具提供的代码检查工具作RTL代码检查, 再仿真直到达到代码覆盖率, 然后层层向上做宏模块和系统级的RTL 代码检查和基于代码覆盖率的仿真。验证的主要排错和测试在这个阶段进行, 包括检查是否与8051标准完全兼容的验证, 高风险区的验证和运行操作系统及应用程序。
这里面使用了两个标准, 即由EDA工具给出的测试激励对已设计逻辑的代码覆盖率和自己定义的临界功能覆盖率。
在模拟仿真中, 对临界指令组合采用手工汇编语言编写激励。在兼容性测试中, 包括指令集测试,位寻址空间遍历,上电测值测试, 寄存器文件读写遍历, LS变量RAM 遍历, 代码空间分页切换,中断控制, 8051标准外设, 定计, IO, 扩展外设验证, SOC 总线读写, PWM 脉宽调制, 在线程序烧入, 基础应用:
软件I2C读写, 从外部读取64KB 数据和系统测试,基于操作系统的遥控按键解码和对片上其它器件的参数读取。在此期间使用闪存的仿真模型,对于指令集测试, 在现有商用软件开发环境下创建测试激励, 对全部111条指令, 按 标准8051手册上对每条指令的执行结果值, 按分支目标, 分支方向, 对标识位的影响这几个方面进行测试。先在基准平台上进行单步运行,记下每条指令的每种状态值, 再将这些值作为正确依据, 执行完一项比较一项结果, 如相同就继续向前, 同时一条IO 输出一个方波,如不同则进入本条指令结果, 标记, 分支的死循环, 通过查这个死循环地址便可快速定位是错在哪条指令的什么地方, 同时另一IO输出另一种方波。此程序先在基准平台运行通过,不进死循环, 再把它转成数据文件导入仿真模型。寄存器文件读写也是依据8051手册, 区分不同寻址方式对应的寄存器文件。在测试结果中,最重要的一个观测点是指令提交地址寄存器, 它记录了真正的处理器运行走向, 只要它未出现异常, 这个测试项就认为无严重错误。RTL模拟在TURBO51中分为测试激励生成, 结果检测和覆盖率分析三个部分。TURBO51采用了手工编写临界条件和基础测试程序,通过后再运行实际应用程序和操作系统。此阶段完成的标准是对代码和功能覆盖率的检查。在模块级RTL的编写过程中一边对代码风格和仿真测试覆盖率进行检查,同时进行综合以测试关键路径对设计时序的满足。作为辅助验证, 自动指令生成指令库, 指令生成控制器生成的测试激励同时也在一个行为级8051指令集模拟器仿真模型中一起运行, 逐条进行结果比较, 当发现结果不一致时对指令进行记录,当发现分支不一致时仿真停止或仿真量到达一定规模时也停止仿真, 供查看代码覆盖率用。
4. 2 覆盖率和代码风格检查
基于模拟仿真的验证的困难是无论采用的测试激励是来自真实应用还是指令自动生成, 都无法证明整个处理器不出错。因此TURBO51仿真验证的完成标准是在错误收敛了的情况下增加更多的测试向量, 使EDA 工具提供的设计逻辑覆盖率达到块级100%和表达式级93% , 功能覆盖率达到100% 。
功能覆盖率的测试是设计规格书中定义的全部行为和验证计划的全部临界点。在进行覆盖率检查的过程中,可以得出目前的总覆盖率和对一个模块中某个状态未被测试向量覆盖的逻缉和输入值, 它指明了漏洞存在, 指导手工编写直接针对未覆盖逻缉的测试。另外代码覆盖在TURBO51的设计中也被用于排除冗余或重复的逻辑, 节省不必要的关键路径开销和逻辑资源。代码检查: 代码检查使用EDA 工具所提供的功能。使代码在综合中不会产生异常, 使模拟仿真的结果与FPGA 不一致。在这里用形式验证工具对修改后和修改前的代码进行等价性比较。表1是各大模块的RTL 仿真代码覆盖率, 表2是主要模块在不同测试激励下的代码块覆盖率和表达式覆盖率。均由Cadence Incisive 给出。
表1 主要模块代码测式覆概率。
表2 主要模块在不同的测试激励下的覆盖率
5 物理原型验证
物理原型验证是AS IC 设计中通常采用的另一种重要的验证手段。它是将RTL 描述通过针对FPGA目标器件的综合及优化, 布局布线及优化并同时进行了静态时序分析后形成ASIC 设计的另一种物理实现形式。它能比RTL 模拟仿真更接近真实的AS IC, 能在系统板上在功能上完全取代ASIC 进行工作, 但最高速度一般比ASIC 慢一半以上。在这些都完成并通过了设计描述文档和验证文档的审核后进行FPGA 硬件加速仿真,完全在系统应用环境下检验兼容性及正确性并做出初步性能*测。相对于仿真而言, 它能在提高系统运行速度上提高几个数量级。
评论