赛灵思SSI技术为FPGA带来全新密度、带宽和功耗优势

　　采用堆叠硅片互联技术的 FPGA 设计

　　赛灵思采用堆叠硅片互联技术的 FPGA 所具备的最大优势之一，是能够将其当作单片器件对待。这一点非常重要，因为把大型设计分配给多个 FPGA 会带来使用单片器件完全不会遇到的一系列复杂的设计挑战。

　　单片 FPGA 设计流程中的典型步骤包括：

• 　　创建高级描述
• 　　综合为与硬件资源匹配的 RTL 描述
• 　　进行物理布局布线
• 　　进行时序评估，调节设计实现时间收敛
• 　　生成用于 FPGA 编程的比特流。

　　在采用多个 FPGA 时，设计人员(或设计小组)必须将网表在多个 FPGA 间进行分区。采用多个网表，意味着同时打开和管理多个项目，而每个项目又有自己的设计文件、IP 库、约束文件、封装信息等。

　　此外，实现多 FPGA 设计的时间收敛极具挑战性。计算和调节通过开发板到达其它 FPGA的传输延迟会带来新的复杂问题。同样，调试在多个 FPGA 上使用的多个部分网表的设计也极其复杂和困难。

　　相比之下，采用采用堆叠硅片互联技术的 FPGA，设计人员只需要创建并管理一个设计项目。堆叠硅片互联技术的走线对用户来说是透明的。用户可以使用标准的时间收敛流程来完成设计的构建与调试。

　　灵活的设计流程

　　ISE设计套件支持 Virtex-7 系列。设计人员可以从多个设计流程中选择适用于采用堆叠硅片互联技术的 FPGA 的设计流程。可选的设计流程有按钮式流程和基于模块的流程。按钮式流程侧重于简便易用，能够提供满足许多设计所需的 FPGA 性能。该流程能够自动查找用最小的互联数量进行逻辑分组的方法，让各个逻辑组顺利高效地走线。

　　基于模块的设计流程有助于简化层级化设计方法，支持团队设计、增量构建及其它性能优化。基于模块的设计流程还可使用PlanAheadTM 设计工具，以实现最佳布局规划。

　　应用

　　赛灵思采用堆叠硅片互联技术的 Virtex-7 FPGA 突破了单片 FPGA 的限制，使其能够在某些要求最高的应用中发挥价值。例如，这些器件理想适用于 ASIC 原型设计，还可用于 ASIC的预生产和/或初期生产替代品。在新一代通信系统中，集成有数十个串行收发器的器件可以实现灵活的单芯片 FPGA 解决方案，比如 300G 的协议桥接或可替代多个 ASSP 的多路复用转发器，从而将成本和功耗分别降低 60% 和 50%。它们还能用于实现灵活、可扩展、定制化的高性能计算解决方案，以满足科研、石油天然气、金融、航空航天与军用、通信、网络和生命科学等应用需求。FPGA 架构内在的并行处理能力非常适用于高吞吐量处理和软件加速。对多种高速并行和串行连接标准的支持有助于计算和通信系统的融合。在航空航天与军用领域，采用堆叠硅片互联技术的 FPGA 提供的高收发器数量和上万的 DSP 处理元件能够实现先进的雷达系统。

　　总结

　　作为唯一一家采用堆叠硅片互联技术创造出拥有无以伦比的芯片间带宽的超高容量FPGA 的制造商，赛灵思在系统级集成领域实现了新的重大突破。堆叠硅片互联技术使赛灵思的每个工艺节点都能实现最大的逻辑密度、最高的带宽和最丰富的片上资源，并以最快的速度投入量产。

　　灵活的设计流程提供了完整易用的设计工具， ，客户会发现使用这些拥有堆叠硅片互联技术的 FPGA 进行设计，工作难度将远远低于采用多个 FPGA，而且还能让其和设计相互作用，实现更高的性能。