NAND Flash市场跑出新黑马：三星意外掉队！
加入技术交流群
来源：semianalysis
几十年前，类似的成本缩放改进在 DRAM 和逻辑等其他半导体技术中很常见，但这些子行业会认为这种改进速度在后摩尔定律宇宙中是不可持续的。生产力的提高主要是由 Lam Research 蚀刻和沉积工具的改进以及制造商开发的工艺节点推动的。从历史上看，当半导体行业进行如此快速的创新时，许多公司在技术上被抛在了尘埃中。行业整合出现。只出现了几个强者。3D NAND 今天也处于类似的位置，该行业的未来经济状况也在不断变化。英特尔卖掉了他们的NAND业务，铠侠和西部数据出现了很大的动荡。
在本报告中，我们希望对三星、SK 海力士、美光、Solidigm、长江存储、西部数据和铠侠的工艺技术进行状态检查。快速总结是，美光、SK 海力士和 YMTC 领先于其他公司。与此同时，三星在几年前还是 NAND 技术的绝对领导者，却奇怪地落后了。而来自中国的长江存储现在出货密度最高的3D NAND。
SemiAnalysis和Angstronomics编制了下表。它有许多细微差别，将在下文中解释。
长江存储YMTC 对他们的新一代 NAND 非常低调，该系列新产品搭载了公司新一代的Xtacking 3.0 技术。在官方新闻稿中，他们没说明新产品的层数。官方的路线并没有将 Xtacking 3.0 作为业界最密集的 1Tb TLC NAND 进行推广。但在SemiAnalysis 看来，Xtacking 3.0 是密度最大的商用 1Tb TLC NAND，15.2Gbit/mm2；在层数上，据分析，长存产品的层数“超过230层”；我们相信232层；在性能上，该产品可与美光的 232 层 NAND 媲美，采用类似的 6 平面架构，数据速率为 2.4Gbps。最后，它已经送样给合作伙伴。
我们通过在Angstronomics的虚拟帮助下测量物理模具来确定这些事实。可以访问物理模具也使我们能够确认它是 6 平面。我们在第 3 方台湾公司的展位上发现了他们采用 SSD 封装的新 NAND。他们很高兴告诉我们其他一些细节，包括发货时间。
据报道，长江存储在新产品上还用上了很多新技术，例如阵列上的混合键合 CMOS、中心驱动器 XDEC，以及从前端深沟工艺到后端源连接 (BSSC) 的过渡。YMTC 还计划为内存处理实现进一步的逻辑，包括采用堆叠 CMOS 技术的神经形态类型计算。
长江存储不是模仿者。他们正在构建自己的创新和独特的产品，他们在 NAND 领域凭借本土创新领先于其他玩家。
YMTC 在收益率方面仍然落后，但他们一直在迅速提高。几年后，我们毫不怀疑长江存储将在成本上与业内最好的公司竞争。它们将从结构上改变 NAND 行业。在技术或巨额补贴方面不具备持久优势的公司将面临关于其未来业务生存能力的灾难。长江存储二厂设备已接近满载，三厂正在建设中。据称，长江存储还有更远大的规划。
铠侠和西部数据铠侠和西部数据在 3D NAND 的制造和技术开发方面进行了合作，因此它们被组合在一起。他们估计，Zettabyte 的 NAND 将在 2022 年出货。他们的闪存峰会演讲涵盖了 3D NAND 缩放的一些权衡。缩放有 4 个主要向量，垂直缩放、横向缩放、架构缩放和逻辑缩放。
上面是一张关于 SLC、MLC、TLC、QLC 和 PLC 缩放的有趣幻灯片。随着越来越多的位存储在一个单元中，读取延迟会增加，并且程序擦除周期的耐久性会降低。铠侠和西部数据正在探索使用每个单元 4.5 位或每个 NAND 单元 3.5 位来增加密度和降低成本，同时不牺牲尽可能多的延迟和耐用性。在 3D NAND 中，工程选择通常取决于性能、成本和耐用性。对于同等容量的 SSD 而言，更大的容量更具成本效益，但性能较差。较大的单元尺寸性能更好，但由于难以扩展到更高的层数，因此制造成本更高。
PCIe 多年来一直停留在 3.0 上，但近年来代际改进加速。这导致了许多创新，以使可用带宽完全饱和。铠侠和西部数据表示，他们的 NAND 接口带宽每一代都增加了 30%。此外，他们引入了异步独立平面读取，这使得每个平面中的读取可以更有效地打包（大多数竞争对手引入了这一点或将在他们的一代中这样做）。由于这些创新，随机读取性能显着提高。
西部数据和铠侠的路线图包括扩展层以及非层数相关技术。晶圆键合被列为下一个被采用作为提高单元阵列效率的技术。这是长江存储第三次迭代的 Xtacking 3.0 的技术。PLC NAND也在考虑之中。Western Digital 告诉我们，他们甚至在实验室中试验了高达 7 位/单元（128 个电压等级）。它存在于他们的实验室中，但需要由液氮维持的极低温度。铠侠和西部数据是仅有的在其路线图中使用 PLC 电荷陷阱存储器的公司。CMOS 缩放和单元间距缩放也在路线图上。他们讨论的最后一项技术是多堆叠。CMOS 阵列和多个 NAND 阵列都将采用顺序混合键合方法进行堆叠。理论上，这项技术的成本改进很小，但密度增益将是巨大的。
铠侠和西部数据还开发了第二代存储级内存，他们将其作为 XL-Flash-2 销售。由于成本较高，它是否会增加产量还有待观察，但由于使用 16 平面和 MLC NAND，它的速度要快得多。这仅适用于延迟较低的 CXL 总线上的大规模部署，但 DRAM 池/共享通常更适合这些工作负载。
三星长期以来，三星在 NAND 市场占有率最高。正如《非易失性存储，辉煌70年！》所示，它们在历史上引领了许多技术转型。这种技术领先存在于他们的 128 层技术，这是世界上容量最大的 NAND 工艺节点。
3D NAND 中最关键的工艺步骤是通过多层 NAND 的高纵横比蚀刻和随后的沉积步骤。虽然业内几乎每个人都在这些关键步骤中使用 Lam Research 的工具，但三星是唯一一家同时蚀刻超过 120 层的公司。其他公司在其 100 层以上的 NAND 架构上使用多个decks，但三星 128 层仅使用 1 层。例如，Solidigm 在其 144 层 NAND 上使用 3 层decks。每个deck额外增加成本。
尽管在 128 层方面处于领先地位，但三星多年来一直没有推出新的 NAND 工艺技术。他们的 176 层和 >200 层 NAND 工艺技术尚未被逆向工程公司或拆解在任何 SSD 中发现。尽管他们声称会在 2021 年出货 176 层消费级 SSD，但迄今没有看到。虽然官方原因尚未披露，但据报道很可能源于文化问题引发的工艺问题。三星仍然表示，第 7 代 V-NAND，176 层 512Gb TLC，2Gbps，是 2021 年的技术。他们还注意到 176 层 1Tb QLC 即将推出。第 8 代 V-NAND 超过 200 层。三星表示，它将是 2.4Gbps 的 1Tb TLC 裸片，将于 2022 年发货。第 8 代将同时进行横向收缩、更多层和外围收缩。三星还在 2023 年推出了第 9 代 V-NAND。鉴于第 7 代 V-NAND 的表现，我们对他们的说法持怀疑态度。
三星处于不稳定的境地，曾经落后的公司现在正在竞相领先，并开始实现更好的成本结构。层数并不是 NAND 扩展的全部，许多其他因素都会影响最终的每比特成本。根据我们的成本模型，三星仍然拥有第二最具成本效益的 NAND 工艺技术，因为它具有高资本效率和良率以及长期存在的 128 层工艺节点。我们的理论是三星避免增加其 176 层 NAND，因为由于转向 2 层架构，它的成本效益低于 128 层。如果三星继续推迟其新的工艺节点，他们就有可能进一步落后。顺便说一句，我们在闪存峰会上与来自竞争公司的许多工艺工程师进行了交谈，他们对三星在 NAND 工艺节点转换方面发生的事情感到非常困惑。
SK 海力士和 SolidigmSK海力士在相对定位上一直在提升。他们在第四季度开始大规模生产 176 层 1Tb QLC，从而迅速提升了 176 层 TLC。我们的成本模型将 SK 海力士列为第三最具成本效益的 NAND 工艺技术，他们甚至可能很快与三星交换位置。
SK海力士238层明年上半年开始量产，512Gb TLC裸片。SK 海力士表示，新的 NAND 技术将在每个晶圆上多生产 34% 的比特，提高 50% 的 IO 速度，提高 10% 的程序性能，以及提高 21% 的读取功率效率。这个 NAND 速度快到 2.4Gbps。美光和 YMTC 仅计划在其 232 层数技术中使用 1Tb 裸片，但 SK 海力士可以使用更小的 512Gb 裸片实现相同的速度，并且仅使用 4 平面而不是 6 平面。
SK海力士提出的未来路线图非常有趣。SK 海力士表示，他们计划在 238 层一代之后继续使用 Array NAND 下的 CMOS 再发展 3 代。特别是，接下来的 xxx 层 NAND 工艺将有更显着的层数增加和更快的过渡。SK 海力士因其长期的创新而有一个可怕的营销名称——4D^2。这些涉及共享位线和更多行。他们讨论了使用串联的 2 个单元来存储超过 6 位的数据，而不是独立的单元和存储 8 个电压电平用于每个单元 3 位的数据。所有这些技术的重点似乎是每层封装更多位。
转向 Solidigm（以前是英特尔的 NAND 业务），NAND 架构有所不同。Solidigm 使用浮栅架构，而 SK Hynix 使用电荷陷阱。SK 海力士计划将其内部电荷陷阱用于性能和主流，而 Solidigm 将用于价值和 HDD 更换领域。SK 海力士与英特尔之间的部分交易条款涉及工艺技术人员在几年内从英特尔转移，而不是立即转移。Solidigm 大连中国工厂将在英特尔开发的工艺技术上运行至少几年。下一代 Solidigm 浮栅节点为 192 层。我们相信这是一个 4 层设计，每层deck有 48 层。对于 TLC 架构，该过程的成本效益将备受争议。通过在每个单元中使用更多位可以缓解这种成本劣势，这是浮动栅极架构相对于电荷陷阱架构的优势。虽然大多数电荷陷阱体积是 TLC（每个单元 3 位），但 Solidigm 节点专注于 QLC 的体积。
192 层 QLC 将配备 1.33Tb 芯片容量。由于必须准确地保持 16 个电压电平以每个单元存储 4 位，QLC 一直受到性能不佳的困扰，但新节点声称可以解决其中的许多问题。第 4 代 QLC 有一些非常出色的声明，即程序写入时间提高 2.5 倍，随机读取提高 5 倍，在第 99 个百分位时读取延迟提高 1.5 倍。这些改进将使 Solidigm 192 层 QLC 性能更接近电荷陷阱 TLC。
更令人兴奋的变化是，192 层工艺将成为第一批具有 1.67Tb 裸片容量的 PLC NAND。使用 PLC，单元必须能够准确地保持 32 个电压电平，以便每个单元存储 5 位。这将每个晶圆制造的位数提高了 25%，但牺牲了性能。鉴于 SK 海力士将 PLC NAND 作为 HDD 替代技术，性能受到的影响可能很大。作为一个有趣的噱头，Solidigm 的团队在使用 192 层 PLC NAND 的外部 SSD 上运行演示文稿。美光美光一直是 NAND 行业的一颗冉冉升起的新型。几年前，他们在 IMFT 合资企业中与英特尔结下了不解之缘。他们使用了浮动栅极架构，与电荷陷阱相比，它的每比特成本或性能较差。他们在 DRAM 工艺技术方面也落后于三星几年。
美光做出了一些根本性的改变，现在他们是内存行业的领导者。Sanjay Mehrotra 是 SanDisk 的联合创始人兼首席执行官，该公司以190亿美元的价格卖给了 Western Digital。不久之后，他被任命为美光的首席执行官。英特尔合资公司（IMFT）解散，NAND架构从浮栅过渡到电荷陷阱，3D XPoint 内存开发也停止了。
修复了美光的一些潜在工艺和培养问题。美光从 3D NAND 中最差的成本结构变成了 3D NAND 中最好的成本结构。同样，它们从密度最低、成本最高的工厂到每比特 DRAM 的晶圆厂，再到成本结构第二好的出货密度最高的 DRAM。
美光的大部分产能是 176 层，他们正在加速和出货 232 层 NAND。美光的策略是保持晶圆开工率基本相同，并专注于更好的工艺技术以增加位出货量。这使他们能够降低资本支出，但仍保持市场份额。由于“芯片饭”，该策略可能会改变，因为在美国可能会发生总计400亿美元的制造投资。
美光的 6 平面 2.4Gbps 1Tb TLC 232 层 NAND 出现在多个 SSD 和控制器公司的展位上。这些第 3 方公司告诉我，他们预计增长速度会很快，232 层将成为美光明年产量的主要部分。
*博客内容为网友个人发布，仅代表博主个人观点，如有侵权请联系工作人员删除。
p2p机相关文章:p2p原理
