准时性——高级定制设计的要求

在过去10年间，对从事模拟、定制数字、RF和混合信号设计的公司需求呈现出了指数增长。效益以及竞争正迫使定制设计队伍采纳先进工艺技术，把以前各自独立的IC功能块集成到单个硅片中。事实上，许多设计队伍被迫跳过工艺节点，在0.18mm、0.13mm、甚至纳米工艺上进行大规模数字逻辑集成。
先进的混合信号设计包括超过10万个模拟晶体管和超过上亿个数字晶体管(包括内存)。而且，其封装、电源网络、互连、器件和衬底都要面对数量巨大且还在不断增长的物理效应。如果不解决这些问题，上述任何一种因素都会造成昂贵的重复流片。所有这些使开发满足所有规格和进度的设计，换句话说就是开发准时的芯片，变得前所未有的困难。
对于当今设计中的复杂性和物理效率，需要一个综合自顶向下速度和自底向上硅精度的高级定制设计方法。大多数先进的设计团队都已经转移到了这种可行的“中间会师式”方法。但是，这样做的效率和有效性从根本上受到能力不足的设计环境的限制。

高级定制设计方法
适用于融合了模拟、定制数字、RF或基于数字单元电路的混合信号设计。这类设计需要快速、硅精度的设计方法。
在ACD方法中，设计的顶层模型用作目标，设计工作逐步完成，而且自底向上的设计工作可添加其他细节。因此，自顶向下的设计和自底向上的设计最终会在中间汇合。两种模型的速度与准确性一起决定了设计平台的高效性。
主要概念
硅精度
硅精度就是能够使设计环境中的所有结果与将来芯片中的实际结果一致。
实现可预测性要求在校准设计过程中采用仿真与电路模型，以确保设计队伍获得实现成功所需要的正确信息。
已知或预期效果的不准确性已经融入到新的高级工艺中，在这些工艺中经常会发现每周有3~5％的变化。对于设计的大部分来说，这并不会造成什么问题。而对于设计的敏感元件来说，设计者有两种选择。第一种选择是围绕工艺的变化进行设计(例如采用复杂的补偿电路)。第二种选择是随着工艺的偏移而不断更新设计。
ACD方法使设计队伍能够把精力集中到设计的核心部分，同时实现已知的相关芯片效果。因此，这可以实现更好的模型以及预期效果的校准，同时在整个过程中实现对工艺变动结果的前瞻性管理。
设计相关资料管理
ACD方法的关键是在设计之初就考虑芯片集成，并根据整体规范推动设计。
设计的每个部分都伴随有大量设计相关资料，设计方法必须考虑各部分的设计以及用于支持最终集成的设计相关资料。另外，ACD方法还必须处理所提供的相关资料，设计队伍不必为了支持集成而做额外的工作。
快速自顶向下设计
在仿真和物理设计中广泛应用了这种快速的自顶向下方法，在系统级和行为级进行多级抽象。顶级仿真和物理模型都从抽象和评估着手，然后随着设计队伍工作的进展,进行进一步优化。两种情况下都始终提供模型，而且模型在设计开发和更新期间用作指南。
例如，利用对模块大小和纵横比的初步评估可以建立最初的布线，随后进行顶级抽取。这些信息在前一阶段用作模块规范，从而可以节省模块设计的时间。
在前面阶段制定并完成仿真与物理设计任务，并且在设计过程的验证、布线、提取和其他步骤一直使用这些任务。设计队伍可在早期而不是在出片时才发现并解决有关问题。
自底向上设计的硅精度
硅精度的方法采用自底向上的方案在晶体管级进行广泛的验证，并确保设计符合规范要求。设计人员可以使用详细的寄生信息在设计规范和工艺上获得必须的精度。
通过把硅的测量转移成详细的模型，把校准后的模型构建成设计模块，并最终形成芯片，自底向上的方法可以实现硅精度。在物理设计领域，引入全面版图数据来准确执行芯片分析的能力可以完成设计性能指标的芯片。
自底向上设计过程还支持抽象能力，其硅精度的校准转换成能够在更大仿真中运行的更快模型，其结果可以引入到自底向上的设计流程中。设计人员可以确定下一个集成级别所需要的校准后模型的准确度，从而确保进一步仿真的准确性。
混合级连续设计开发
自底向上方法与自顶向下方法的融合使设计人员能够根据需要自由调配与组合，从而实现快速、硅精度的设计。这种混合级能力通过在大型系统环境下连续测试控制设计，可以实现快速、可靠和可预测的设计。连续的设计开发依赖同时执行的自底向上和自顶向下设计方法，而且同时融合了详细的仿真和物理设计方案。这使设计队伍能够在设计数据改变时监控并标记有关问题。
通过实时把新的顶级设计要求引入到设计模块级，并确定实际模块级设计新的顶级要求，混合级方法还支持快速设计过程。
中间会师式方法
定制方法采用中间会师式(meet-in-the-middle)的方案作为最可行的方法来实现复杂设计的可预测性。这种方法把自顶向下设计的快速能力与自底向上设计的硅精度结合在一起。在相互融合后，大部分设计就不能描述为自底向上或自顶向下，而是两者兼而有之。
如图1所示，多个抽象级用于表现设计每个部分的发展。在仿真中，最初采用行为模型，随着设计的进展，其逐渐变得更为详细，最后，从后版图分析引入测量和数据。在物理设计中，随着设计信息的增加而更新最初的尺寸评估和设计块抽象，从而向顶级的最终、实际布线发展。设计人员大部分时间都是在中间工作，某些设计部分处于快速、自顶向下的阶段，而某些部分采用自底向上工艺提供更多设计数据与芯片准确性信息。
抽象级是中间会师式方法的基础。仿真抽象范围包括顶级的纯粹行为、芯片准确的校准后模型、工艺的结束。物理抽象范围从早期评估到最终布线和抽取。这种方法具有整套预定义的抽象级别，它们在整个设计过程中不断更新，而且支持混合级能力。
中间会师式方法需要在最初把芯片的要求转换成规格，并且采用系统级模型、测试台和测量。测试台可以从特定IC规范(如：802.11a)获得，并最终引入到规范化的环境中。规范化的环境根据设计的原始要求驱动芯片级和模块级测试。
高级定制设计方法
高级定制方法中的芯片准确性
在图2中，每个方框都代表芯片的一个块，其中包含模块及模块I/O要求。从全芯片级来看，目标仿真系统必须支持从定制到数字的全面混合信号能力。
每个设计域都需要随着设计过程的推进产生相关资料的能力。每个模块的设计相关资料(网表、模型、仿真配置等)还必须能够100％兼容，以确保顺利集成。
如果设计人员为了支持集成需要做其它多余的工作，那么就不可能按时、按预算完成集成。
硅精度系统提高
高级方法的关键是从不忘记以前学习到的任何东西。随着设计的进展，必须快速编码硅精度系统，并立即投入使用。
这种能力贯穿设计过程的各个方面。在设计的底层，应该快速解决装配过程的连续更新，因为它会影响器件及其构建的所有对象。可以实现敏感部件的准确性，并把相关知识应用到衍生部件和设计中更大的元件。
这些准确性的提高需要一种在设计中快速推广任何变动的机制。
工艺设计包和器件模型
工艺设计包(PDK)把技术与工艺数据输入到设计过程，而且必须被验证，以支持高级的设计方法。在设计开始之前就进行最佳定位，设计队伍必须全面分析和验证PDK，以确保它可以支持设计工艺。在进行最后芯片集成前必须确定风险区。
此过程的最终交付物是支持设计过程每个步骤的硅精度PDK。设计工程师应该留下必要的设计容余以便成功，并避免过多的设计。
PDK在设计过程中还需要更新。在工艺技术需要更好的模型来解决其他问题时，这种要求更为突出。
随设计采集设计过程
高级定制方法必须解决新设计中与IP设计、利用及重用相关的问题。如上讨论，此过程的主要方面涉及设计相关材料的建立与管理，其不但记录IP，而且记录测试台以及利用IP所需要的辅助设计信息。整体来看，这种要求意味着必须随设计自身一起采集设计过程。
除非采集了此类信息，否则会限制设计在将来的重用(无论是大型设计中的IP还是作为衍生设计的基础)。因为设计队伍在尽力重新创建信息时会面临严重的时间问题，若不具备这些信息，会遇到其他问题。
设计中自动化的应用
设计队伍的大部分工作都可以自动进行，前提是已经采集了自动化的步骤，而且可以重演这些步骤。这非常重要，因为在设计过程中会随时出现工程变更(ECO)，而且可能需要重新工作、重新验证。记忆、修改和重复主要工艺步骤的能力可以为设计组带来极大的时间优势。
连续设计验证
利用在PDK中采集的芯片物理效应以及用于采集设计过程的机制，设计组现在可以连续对设计进行验证。这就使设计组能够控制问题，并获得早期纠正所需要的对问题的了解。另外，它还可以防止这些问题波及整个设计过程。
例如，在集成和初期芯片组装后，如果在某个关键部件中发现了问题，设计组可能就需要处理整个设计。如果在问题组件与其相邻组件集成时发现并解决该问题，就不用担心其修改会造成剩余设计部分的重新验证。

定制设计平台要求
为了解决效益性、复杂性与物理效应问题，定制平台必须以最高性能提供芯片的硅精度。所提供的芯片准确性在芯片测量方面必须具有坚实的基础，而且必须解决设计过程的物理效应。平台的性能必须尽可能的快，而且应该使设计组能够权衡速度与准确性。图3为Cadence Virtuoso定制设计平台。
先进的硅模型
硅精度是依赖可预测的设计余量内的仿真结果而预测的，而且由芯片结果对方法进行验证。因此，模型需要构成平台的组成部分，其底层的仿真器和模型技术紧密结合，以确保最准确的仿真结果。在设计组对PDK进行定制添加时也需要器件模型，以确保模型在这些添加上的一致性。
高级硅模型包括三个方面。第一个方面是提供连续更新的芯片准确的信息，以及在需要时快速确定并响应变更的能力。第二个方面是能够拥有所有工具，而且在适当的时候，对模型数据进行计算时使用相同的方程式。这种功能可确保设计队伍能够把精力集中于设计本身，而不是浪费到设计工具、对芯片数据的阐释以及针对芯片的校准等。第三个方面是记忆所学习的知识并在需要时运用这些知识的能力。在具备此能力情况下，定制平台必须允许设计人员采集完整的解决方案(如：测试台和测量)并在设计流程的各个部分使用它。
规范化的设计环境
定制平台必须提供规范化的环境，其把设计和规范一起编码，从而连续的验证可以在问题影响到芯片之前迅速警告设计组未解决的问题(如软件中的spinning与芯片中的spinning不同)。
为了管理大量设计相关材料并满足随设计采集设计过程的需求，需要一种规范化的设计环境。这可以实现轻松的连续收敛，从而支持硅精度的特征化以及仿真策略快速、优化的执行。
多模仿真
此方法要求同时扩展到多个设计领域(模拟、RF、定制数字、数字标准单元)的全面仿真功能，并支持混合级功能和中间会师式的方法。定制设计平台必须提供准确表现从芯片工艺到系统顶层行为模型的每个设计部分的高级仿真功能。
这种功能的关键是在整个设计流程提供芯片准确的信息。从行为模型、HDL、主要晶体管级到最高准确性的电路仿真，所有工具都必须能够利用最新的芯片准确性信息。仿真引擎还必须适当利用通用语法、模型和方程式消除结果之间的差异。
仿真必须深度扩展，以便在最低抽象级支持硅精度以及为快速执行而实现高级描述。
加速版图
由于设计规模增加，定制平台必须为加速版图提供相关机制。版图工具必须在各方面速度都尽可能地快。以便保持系统互动。另外还要求自顶向下的平面布局，这有助于设计队伍快速确保并修复块布置和后续互连中的问题。
随着设计日益复杂化，约束驱动、连接驱动以及面向设计原则的布线等概念已经成为强制性要求。这种功能允许多个设计人员编码并遵循设计约束，确保正确的连接并自动防止设计原则错误。
自动化是另一个主要要求。设计人员必须获得从单层布线到器件自动化、乃至平面布局等各个方面的工具。
另外，定制平台必须为通常要求几百小时手动工作的大型、复杂单元提供版图综合功能。
详细的芯片分析
随着设计趋向完工，则全芯片级需要的芯片分析级也会随之提高。定制平台必须为模拟和混合信号设计中的电源、信号完整性、电迁移(EM)、IR降以及衬底噪声提供详细、准确的分析功能。分析中还包括诊断和控制凹陷、侵蚀等制作问题的能力。
这些分析依赖从PDK和仿真结果获得的数据，以找出通常通过传统仿真不能发现的潜在问题。只有通过支持快速、硅精度过程中全设计连续发展的寄生敏感型方法，才能实现可预测性。
在相互结合下，这些功能使定制平台能够在生产过程之前诊断并纠正有关问题。
全芯片集成与混合信号芯片完工
在某些方面，所有设计部件必须具备最终芯片的各个方面。定制平台必须提供引入大型设计元件、平面布置与顶层布线、以及在整个芯片上执行最终分析的功能。平台必须支持集成设计的大型物理部分，为实现快速、硅精度的芯片分析提供基础。
芯片集成功能使设计队伍能够从各个设计域引入连续、完整的设计部分。这种能力还支持设计相关材料，从而实现平滑的集成。
通用数据中心
设计数据在多个设计域的无缝集成是ACD方法的核心。因此，需要一个通用数据中心，以实现数据跨多个设计任务和完全不同设计过程的移动。例如，数字标准单元的设计并未直接包含在ACD方法中，但是，来自数字标准单元设计的数据必须轻松进入平台，以实现快速的设计过程并保持硅精度的信息。执行时间与容量也是数据中心的关键部分，因为通常需要在设计过程中的不同时间操作大型数据库。
通用数据中心必须扩展到前端和后端工具基础设施，尤其是在IR降、EM、衬底噪声分析以及RC提取等任务中，它们都要求前端与后端数据的详细合并。通用数据中心还要满足其他设计项目之间以及IP供应商之间的IP共享需求。
利用所有单个工具统一的数据库，这些工具可以内部共享设计数据，同时获得现代数据库结构的速度优势。

结语
满足当今设计不断增长的新方法，催生了对新设计平台的需求。在设计工程师面对效益性、复杂性与物理效应的挑战时，定制平台为开发设计提供了快速、硅精度的基础。■