DSP内核—VLIW与SIMD珠联璧合

2004年5月A版

　　DSP 在手机、音乐播放器和其他消费品中的应用，直接关系着系统的功能与价格。在适当的价位上，DSP 必需提供足够的功能满足当前需求，并且有充裕的可扩展性和空间，以便设计人员对硬件无需大动干戈，便能为系统添加新功能或强化现有功能。

　　当传送远远超过竞争性的 DSP 引擎级别的功能时，CEVA-X DSP 内核架构也符合这些需求。CEVA 公司前身为 Parthus-Ceva，他们把单指令/多数据(SIMD)和超长指令字(VLIW)两套方案组合成最佳环境，使性能发挥到极致。VLIW 能使 DSP 内核传送高级指令，同时 SIMD 允许单指令在多数据环境中运作，使每条指令都能完成更多的任务，收到一举多得、事半功倍的效果。

　　组合得到的可调整和可编译的 CEVA-X 架构，提供16位的整数和32位的路径，以提高性能。适用于可以全合成 RTL 代码的 DSP 内核架构，是整个解决方案的一部分。除了 RTL 代码，编译器和开发工具箱包括 Xpert-Open Framework 和基本算法程序库 Xpert-Applications。

　　DSP 内核架构的第一个版本是 CEVA-X1600 系列。它由几个预配置的16位内核所组成，这些内核包含一个、两个或四个16 位乘法累加器(MAC)单元，连同标量装载-储存处理器，以及用于程序和数据存储器的快存控制器。

　　设计在高达 450 MHz 时钟速度下运作的 DSP 内核，能执行多至八条并行指令。只执行一个双MAC 单元CEVA-A1620, 就能传送该公司 Teak DSP 内核(Teak 内核是用于许多远程通信和音频用途的、流行的 16 位双MAC 内核)吞吐量的 12 倍。用它的四个双MAC 内核，CEVA-X1680 竟能传送每秒110亿条指令的峰值输出。

　　高度并行架构效率极佳, 每兆 MAC 耗电仅为 60 微瓦。DSP 内核有各种不同的合理的动态资源分配方案，可以随时关闭不用的资源，降低次要程序的运行速度，等等。该架构也是“可驾驭的编译器”。设计人员能用 C 和 C++ 之类的高级语言编写应用程序，大幅降低开发成本，显著缩短产品上市时间。另外，针对自己系统的需要，VLIW 方式还使设计人员得以手工编制专用指令，量身打造 DSP 内核。■(潘辑智)