新一代IC设计聚焦改善混合信号验证技术

　　IC设计业界目前正研究如何统合Verilog-AMS与IEEE 1800标准的SystemVerilog，或导入模拟混合信号(AMS)成为新的SystemVerilog-AMS标准。

　　目前四大验证语言标准有Verilog-A与Verilog-AMS、VHDL-AMS、SystemC-AMS、SystemVerilog-AMS。其中以SystemVerilog-AMS为最新标准，但仍需数年研究才能供业界使用。

　　根据智财标准设立组织Accellera官网，许多研究正如火如荼进行，聚焦新功能与产业升级需求，欲改善混合信号设计与验证技术，并将AMS设计导入SystemVerilog Assertions。

　　2012年12月，Accellera Verilog-AMS委员会主席Scott Little召开会议，召集产业专家企图整合Verilog-AMS至SystemVerilog。不久后决定，与其开发Verilog-AMS与SystemVerilog之间的互通性(interoperability)，不如创造全新标准，也就是将SystemVerilog触角延伸至AMS领域。

　　2014年Accellera董事会也向Verilog-AMS委员会宣告，最新推出的Verilog-AMS 2.4标准将是最后一套通过认证的Verilog标准。Verilog大约会在2015或2016年终结研发，因为标准一般都是以10年寿命为主。

　　IEEE 1800-2012 SystemVerilog建立在Verilog基础之上，Verilog-AMS则建立在Verilog 2005基础之上，也将宣告终止研发。因此，尽管多年后仍会有许多人继续使用Verilog，这套语言标准将不会再有进一步正式更新。

　　SystemVerilog委员会在2012年标准定义出二大重要概念：用户定义中继类型(user-defined meta-type)与连结(interconnect)。而后也将模拟概念加至SystemVerilog内网络信号与参数等物件结构，目前也加入以积体电路为重点的模拟程式(SPICE)。

　　而SystemVerilog-AMS关于功耗的讨论，主要来自Verilog内的连结模组，亦即将0、1逻辑值转换为模拟值的转换器，其中一个功耗选项与UPF相关，而另一个功耗选项则牵涉多重电压源(Multiple Supply Voltage;MSV)，多电源方法多半针对供应商设计，因此所有EDA大厂都有自己采用的方式。

　　参与SystemVerilog-AMS的厂商目前包括益华电脑(Cadence)、明导国际(Mentor Graphics)、新思科技(Synopsys)、英特尔(Intel)、高通(Qualcomm)、飞思卡尔(Freescale)、Dialog Semiconductor以及恩智浦(NXP)，这些厂商希望在2016年3月DesignCon发表SystemVerilog-AMS语言。

　　益华电脑混合信号解决方案工程执行长表示，近年许多计划都正研发新标准，促使验证功能升级，而这些升级很大一部分受到功耗因素驱动，因为当芯片与系统愈来愈高度整合时，功耗将成为这些应用装置的重要考量。现在最新的系统会在许多不同电源模式下运作，要验证这些系统将愈来愈困难。

　　每一个功耗模组都得加上一组新的测试平台(Testbench)来进行充分验证。验证工程师得拟造正确的策略来验证芯片或系统，且得从功能性验证开始，并快速操作模拟作业。

　　在初步验证阶段，无法同时运行大量电晶体级的模拟作业，因为需要有效模组才能验证连结是否正确、功能是否符合规格以及电源模组是否正常运行，此外，也得看绝缘层(isolation)是否存在。由于模拟区块的关系，要执行静态功耗验证并不容易，因此得仰赖快速且有效的模拟。

　　而另一项挑战在于如何界定最适切的方式与语言，每个验证语言都有优缺点与常用领域。传统上，VHDL-AMS主要用于系统和汽车公司。Verilog-A、Verilog-AMS、SystemVerilog较常见于芯片设计。

　　SystemC-AMS则正经历标准化，试图定位自身于系统级软、硬体。不过不论何种语言，都得确实根据需求设计，在有限的资源与时间之内，将风险降低至最小。

　　语言标准正在不断升级当中，尤其对EDA标准领域特别有趣。Accellera与IEEE产出的标准，主要都来自EDA供应商，而现行四大标准都与大型半导体厂商合作。

　　这些厂商也意识到，若不积极参与、领导产业语言标准设定，则可能就得遵循别人设计的不适合自己的标准，因此厂商们都积极参与新式标准研发。整个产业积极投入是极为重要的事情，因为当整个社群都参与时，标准设计将会更符合产业需求。