一种低噪声零中频放大器的设计与实现

摘要：文中介绍了一种低噪声的零中频放大器的设计与实现，通过选用合适的集成运算放大器芯片，完成低噪声、高增益并具备滤波效果的零中频放大器的设计。阐述了运放芯片的选择依据，电路的工作原理并使用Cadence制板软件完成了电路板的设计。实际测试结果表明，该电路工作稳定，噪声、增益、滤波特性等效果均很好。

近年来，随着技术进步和制作工艺的提高，零中频技术广泛应用在通信领域，并在其他领域的应用也逐步扩大。作为高增益的放大器，噪声的抑制设计特别重要，否则噪声经过放大后，再加上电路的本底噪声，信噪比将很差，同时也要避免运算放大器的自激，破坏自激条件。本文中介绍的零中频放大器是将150 kHz内微弱的微伏级信号进行放大，放大倍数为2 800倍，接近70 dB;加入了滤波电路，有效抑制地抑制了谐波;选用了合适的芯片和电路结果，使得整个系统噪声很小。

1 电路设计

1.1 系统总体设计方案

在进行系统设计的时候，首先得考虑增益的分配问题，这直接关系到整个系统最后的性能，也关系到芯片性能的选择与芯片使用的数量。式(1)为级联电路的噪声系数公式：

式中，Fi为第i级电路的噪声系数，Gi为第i级电路的额定功率增益。可以看出，各级内部噪声的影响并不相同，级数越靠前，对总的噪声系数的影响越大。所以，为了使整个零中频放大器的总噪声系数小，第一级和第二级选择的运算放大器要满足噪声系数小、增益高。在本设计中，把第一、二级分别作为低噪声放大器和低通滤波器。

为增强电路的抗干扰能力，使用差分线进行传输，这样做的好处主要有两点：1)可以进行远距离信号传输;2)对外部电磁干扰(EMI)是高度免疫的。在第二级信号输出端对其进行处理变成差分信号，这里有两种方法，一种是使信号通过一级同相放大与一级反相放大实现差分，另一种是直接使用单端转差分的芯片。在本设计中，鉴于方便性与可靠性，选择了后者。

最后，再用两个运算放大器对差分信号分别进行放大，同时增强其输出电流驱动能力。图1所示为整个零中频放大器电路的系统框图，并显示了每一级的电压放大倍数。

1.2 芯片选择与相应电路设计

芯片的选择主要由需要的性能指标决定，但满足要求的芯片一般都比较多，进一步的选择要考虑供电要求，这样便于统一供电，同时在系统前级的运算放大器压摆率要小于后级鉴于，此外.价格因素也不容忽视。

鉴于前两级的低噪高增益要求，选用了TI公司的OPA1612芯片，该芯片的电源供电范围很广，从±2.25 V到±18 V，压摆率为27V/μs，开环增益可达130 dB。噪声性能极好，为1.1n V/

。在100 Hz～150 kHz其等效输入噪声为1.1×

≈425.886nV，20 dB放大基础下，信噪比将非常好。图2为设计的前两级电路原理图，采用了多路反馈(MFB)结构，这种结构主要用于高增益的滤波器中。这种结构最大的好处是设计灵活，在制板的时候采用这种结构方便调试。第一级和第二级的放大倍数分别为：

图中R1的作用主要是为前级电路提供直流回路，C1是隔直电容。此外，电阻的选择要合理，过大会增加电路的热噪声，过小会使功耗提高。

在本文设计的零中频放大器中，单端转差分的设计方案采用ADA4941-1芯片，它可工作在±5 V，无需外部元件就能获得2倍增益，在实际设计的时候，考虑到增益分配的问题，加入了电阻反馈网络，获得4倍增益。该芯片的失真度也很小，达到了-110 dBc(100 kHz)。图3所示为ADA4941-1的工作原理图。输出电压为：

式中，VIN为前级的输出电压，VG为外部输入电压，VREF为连接到REF引脚上的电压，由式(2)和式(3)可知，输出共模电压为：

即输出共模电压即为连接到REF引脚上的电压。在本设计中VG=0，VREF=0，R8=1.1 kΩ，R10=3.3 kΩ，可知，输出共模电压为0，放大倍数为4倍，值得注意的是DIS为禁用管脚，在±5 V供电的时候DIS管脚上的电压要不大于-4 V才能使芯片工作。

最后一级主要是提高驱动能力并进一步提高增益，需要选用输出电流能力大的运算放大器。选用LMH6643，该芯片集成了两个运放，可分别为前面的差分信号提供服务，可用±5 V供电，线性输出电流达±75 mA，压摆率为130V/μs。图4给出了反相信号的放大电路原理图，正相信号与反相信号的工作原理一致，采用的也是多路反馈结构，放大倍数为7倍，R19=2 kΩ，这个电阻特别重要，不合适的值会引起信号的失真。

2 设计结果