Cadence端到端方案为UPEK整合芯片流程

2009年3月4日，Cadence设计系统公司今天宣布生物指纹安全解决方案领先厂商UPEK®, Inc.已经整合其设计流程，并选择Cadence®作为其全芯片数字、模拟与混合信号设计的唯一全套供应商。此举再次肯定了Cadence在为当今最具创新产品提供端到端设计解决方案方面的领先地位。

除了继续使用Cadence定制IC设计解决方案外，UPEK已经将其全芯片设计解决方案整合，并转为Cadence的端到端解决方案，包括Cadence定制IC解决方案、Incisive® Design Team Simulator、Virtuoso® Multi-Mode Simulation，以及Virtuoso® Digital Implementation，包含Cadence Digital Implementation 系统、Encounter® RTL Compiler和SoC Encounter等。这些面向数字实现、模拟与混合信号全芯片设计的完整Cadence解决方案已经被UPEK所使用，帮助其获得一次性芯片成功以及从领先的指纹安全IC到可预测性地实现量产。

“通过采用这些来自Cadence的完整解决方案，我们能够实现无缝的设计流程，”UPEK新加坡设计中心主管Keng-Sonn Yap说。“Cadence工具间进行集成的简易性让我们能够缩短上市时间，加快消费产品与工业产品的充满挑战性的芯片设计。这次整合还让我们能够将资源集中到基于硅片的技术与应用创新，并提高工程的总体效率。”

“在亚太和其他地区，企业需要改善其整个设计方法学，通过在设计环境中提高可预测性、稳定性和可靠性，以降低风险，并及时投放市场，”Cadence公司亚太区总裁兼公司副总裁Lung Chu说。“我们已经在涵盖从架构层面到实现与签收的芯片、封装与电路板设计等技术集成方面投入了大量成本，这些都让我们的客户能够实现可预测的以及高效率的市场投放。”

Encounter Digital Implementation 系统扩充了设计师信赖的经过生产验证的Encounter技术，改良且重新定义了数字设计与实现。它为扁平式和层级式数字设计提供了一种集中的、高性能的高级设计闭合与签收解决方案，同时也解决了低功耗、混合信号和高级节点实现的最新需要。同理，Cadence Virtuoso定制设计技术让很多定制IC设计方面的常规任务可以自动进行，让工程师能够专注于其设计的差别化。