北极雄芯发布首款基于 Chiplet 架构的“启明 930”芯片，采用 RISC-V CPU 核心

IT之家 2 月 20 日消息，据北极雄芯信息科技有限公司消息，近日，北极雄芯分别在西安秦创原人工智能前沿科技成果发布会及北京韦豪创芯孵化器启用仪式上同步发布了首个基于 Chiplet 架构的“启明 930”芯片。

▲ 图源北极雄芯，下同

据介绍，该芯片中央控制芯粒采用 RISC-V CPU 核心，同时可通过高速接口搭载多个功能型芯粒，基于全国产基板材料以及 2.5D 封装，做到算力可拓展，可用于 AI 推理、隐私计算、工业智能等不同场景，目前已与多家 AI 下游场景合作伙伴进行测试。

IT之家科普，Chiplet 架构是指通过将大芯片拆分为小芯粒进行生产并集成封装，可有效提升大算力芯片制造的综合良率，并且通过芯粒复用创造灵活性的搭配选择，目前英特尔、AMD 的产品都采用了相关技术，是传统单芯片的改进方案。

北极雄芯表示，该公司的 Chiplet 方案将下游场景通用需求与专用需求解耦，分别设计制造小芯粒并集成，有效解决了下游客户在算法适配、迭代周期、算力利用率、算力成本等各方面难以平衡的核心痛点。

启明 930 采用 12nm 工艺生产，HUB Chiplet 采用 RISC-V CPU 核心，可通过灵活搭载多个 NPU Side Die 提供 8~20TOPS（INT8）稠密算力。启明 930 可独立用于 AI 加速卡，亦可通过 D2D 扩展多种功能型 Side Die 进行集成，具备多种产品形态。

启明 930 芯片采用了北极雄芯自研的第三代“穆斯”核心架构 NPU，支持 INT4，INT8 和 INT16 计算精度，支持常见的卷积层、线性层、池化层和激活层，功能上支持常用检测、分类模型，包括但不限于 VGG，ResNet，Yolo 等。

不同 NPU 核心既可独立运行，也可联合运行加速同一任务，使用灵活方便。在设计阶段编译、架构深度耦合，且深入考虑到由于多芯粒互联带来的约束和代价，经优化后，芯片资源利用率号称平均可达 70%。

封装方面，启明 930 芯片采用国产基板以及 2.5D 封装，并根据国产基板特性对接口及封装方案进行优化，保证多芯片互联传输效率。

此外，启明 930 芯片配套提供包括基础驱动、框架支持、应用层全栈式的应用部署工具，为客户提供面向调试-部署-应用的软件栈，目前已成功与合作伙伴验证一系列模型。