典型的SDSoC设计开发的几个步骤

　　一个典型的SDSoC设计开发流程，包括以下几个步骤：

　　用户定义开发应用所需的目标平台。

　　用户基于C/C++设计和验证算法。

　　用户根据系统特征描述确定性能瓶颈，然后进行软硬件分区。

　　SDSoC将自动执行那些通过PL(可编程逻辑)加速的功能，其他功能保留在PS(处理器系统)中。

　　SDSoC也将自动生成软/硬件之间的连接和DataMover逻辑以连接PL和PS中的功能。

　　如果最终的结果未达到设计要求，开发者可以重新进行软硬件功能分区，探索最优的系统架构。

　　图1，SDSoC典型开发流程(图片来源：赛灵思)

　　没错，使用SDSoC进行应用开发说起来就是这么简单的几步。我们这篇文章的内容完全可以在这里划上句号。

　　不过，我们还是希望将现在“简单”的设计流程，和传统上可编程逻辑“不简单”的设计流程进行一个对比，让大家深刻认识到SDSoC到底帮你做了些什么?

　　所谓“没有对比就没有伤害”，传统的Zynq SoC开发流程是复杂成这个样子的——首先由系统架构工程师对软硬件进行分区，即确定哪些功能放入PL(可编程逻辑)中进行硬件加速，哪些功能在PS(处理器系统)中用软件实现;

　　接下来，硬件工程师基于Vivado生成要在PL中加速的IP并搭建硬件平台，还要完成软/硬件之间的连接，配置PS与PL之间的接口工作等;然后将硬件平台的数据导入SDK，由软件工程师完成配套的的驱动和应用程序的开发。可见，传统的设计流程，需要很多团队和资源的介入，不简单。

　　而如果完成了上述设计工作之后，发现系统架构还需要优化，这就悲催了——设计不得不重新调整软硬件分区，上述整个开发流程又要重新进行一遍，而且很多情况下需要多次迭代才能找到那个令人满意的系统架构和方案。由此耗费的时间和资源，是巨大的，甚至是不可控的。

　　图2，传统的FPGA SoC应用开发流程(图片来源：赛灵思)

　　而使用SDSoC之后，很多工作是由工具自动完成的：省去了诸如软件驱动和硬件连接等繁复的手动工作，同时使用C/C++终端应用可以像函数调用一样输入调用用户算法IP;只需要单次点击，就可以完成分区设置以确定需要在可编程逻辑中运行的功能。

　　图3，使用SDSoC简化后的FPGA SoC应用开发流程(图片来源：赛灵思)

　　做一个不是十分准确的比喻：SDSoC与传统工具和开发流程的差别，就像是自动挡与手动挡汽车的不同，它让复杂的工作对用户变得“透明”，让用户实际的“操作”变得更简单，而用户由此被解放出来的精力，则可以用到思考“要去哪儿、如何走”等更高级的问题，而不是和“油离配合”较劲儿。

　　类比到FPGA SoC的应用开发中，用户最关注的部分往往是算法的最终实现和算法模块的优化——包括IP或是软件功能块——SDSoC的设计理念正是让用户能够更加专注于这些核心问题，其他问题SDSoC帮你搞掂。从这个意义上看，SDSoC在“简单”的背后确实不简单。